1.本公开的实施例涉及半导体器件，并且更特别地，涉及具有基底层的半导体封装，基底层包括具有闭合回路导电线的焊盘衬垫。
背景技术：
2.形状因子的小型化需求以及用于高性能的增加的集成等级正在推动半导体行业中的尖端的封装方法。一种此类方法是使用微电子封装来实现小型形状因子的小型化和高性能。此类体系结构一般取决于用于将电子封装耦合到板的焊盘栅格阵列（lga）插座。lga插座具有各种互连和焊盘衬垫，这些互连和焊盘衬垫耦合在一起以便形成在封装和板之间传递数据的通道。
3.lga插座是对于与外围部件互连高速（pcie）和双倍数据速率（ddr）通道相关联的数据传输速率的主要贡献者之一。针对pcie和ddr通道的数据速率在不断增加，并且对于每个转变代通常都增加一倍。新的几代pcie和ddr通道要求更宽的通道带宽。因此，lga插座具有它们自己的集成挑战。一个这样的挑战是，焊盘衬垫带来集总电容（c）效应。另一个挑战是，互连类似地遭受集总电感（l）效应。因此，此类挑战使得lga插座具有串联lc连接，这些连接增加反射/损耗、形成共振、并限制pcie和ddr通道的带宽。
4.已经提出减小lga焊盘衬垫尺寸来减小集总c效应并缓解与串联lc连接相关联的挑战。然而，焊盘衬垫尺寸的减小会减小有效接触面积，增加对于构造可靠的机械连接的挑战，并且要求更复杂的尺寸公差和对齐技术。并且，提出在衬垫周围或在衬垫内积极排空以减少集总c效应。然而，积极排空会减少衬垫上方的封装层中的布线空间，增加封装层的计数/成本，并增加衬底机械可靠性风险。因此，焊盘衬垫尺寸的减少和衬垫周围的积极排空否定了lga插座的好处，并且它们并不是理想的解决方案。
附图说明
5.图1是根据一实施例带有具有焊盘栅格阵列（lga）焊盘衬垫开口和lga焊盘衬垫的表面的电子封装的平面图示，其中利用闭合回路实现lga焊盘衬垫。
6.图2是根据一实施例具有插座和电子封装的电子封装组件的平面图示，电子封装带有具有多个lga焊盘衬垫开口和多个lga焊盘衬垫的表面，其中所述多个lga焊盘衬垫包括闭合回路差分对。
7.图3是根据一实施例具有电子封装、插座和板的电子封装组件的横截面图示，其中电子封装含有具有多个lga焊盘衬垫的表面，所述多个lga焊盘衬垫利用多个闭合回路实现。
8.图4a
‑
4c是根据一些实施例带有利用具有不同的插座接触位置的闭合回路实现的lga焊盘衬垫的电子封装的平面图示。
9.图5是根据一实施例具有集成电路（ic）管芯、衬底、电子封装、插座和板的电子封装组件的横截面图示，其中电子封装具有带有多个lga焊盘衬垫的表面，所述多个lga焊盘
衬垫利用多个闭合回路实现。
10.图6是根据一实施例具有电子封装的计算装置的示意图，电子封装具有带有多个lga焊盘衬垫的表面，所述多个lga焊盘衬垫利用多个闭合回路实现。
具体实施方式
11.本文中描述了根据各种实施例具有基底层的电子封装，基底层包括具有闭合回路传输线的焊盘栅格阵列（lga）焊盘衬垫。在以下描述中，将使用本领域技术人员普遍用来向本领域其他技术人员传达他们的工作实质的术语来描述说明性实现的各个方面。但是，对本领域技术人员将显而易见的是，只用描述的方面中的一些方面也可实践本发明。出于解释的目的，阐述了特定数字、材料和配置，以便提供对说明性实现的充分理解。然而，对本领域技术人员将显而易见的是，没有这些特定细节也可实践本发明。在其它情况下，省略或简化了众所周知的特征，以免混淆说明性实现。
12.接着，将以最有助于理解本发明的方式按照多个离散操作来描述各种操作，然而，描述的顺序不应理解为暗示这些操作一定与顺序相关。特别地，这些操作不需要按照介绍的顺序执行。
13.如上所述，电子封装体系结构至少部分地受到一般用于将管芯、电子封装和/或板耦合在一起的插座的限制。例如，插座中的较新几代的外围部件互连高速（pcie）和双倍数据速率（ddr）通道需要更宽的通道带宽，以便在电子封装体系结构之间有效地传递数据。此类插座具有带来集总c效应的lga焊盘衬垫，集总c效应与来自插座引脚本身的集总电感效应串联。因此，在插座中形成的这些串联lc连接可能会导致增加的反射/损耗、共振问题和有限的通道带宽。
14.另外，如上所述，由于大的衬垫尺寸，lga焊盘衬垫会遭受集总c效应。可通过缩小焊盘衬垫的尺寸（或面积）来减小集总c效应。然而，为了在插座中具有可靠的和更宽的通道带宽连接，衬垫尺寸减小实质上是有限的，因为衬垫的尺寸不能小于相应衬垫的现有包络接触面积。因此，衬垫尺寸的减小对更宽的通道带宽的需求产生不利影响，从而否定实现lga插座的好处。
15.因此，本文中公开的实施例包括一种具有基底层的电子封装，该基底层包括具有闭合回路传输线的多个衬垫。下文公开的电子封装用闭合回路传输线（或迹线）取代现有的实体lga焊盘衬垫，从而将集总c效应转换成传输线行为类型的特性。因此，本文中描述的实施例以取代传统的实体焊盘衬垫的闭合回路传输线的形式提供衬垫，而不会经历如上文所公开的lga插座的挑战。
16.使用电子封装的基底层的此类传输线允许通过消除lga焊盘衬垫集总电容效应来实现电子封装组件的益处，而且也无需显著减少对于插座衬垫尺寸减小和/或积极的封装排空的需要。即，根据本文中公开的实施例的封装焊盘衬垫为高速数据信令提供闭合回路传输线，所述闭合回路传输线使得能够抑制集总c效应并提高通道速度/带宽的按比例放大。特别地，闭合回路传输线有效地减少来自封装衬垫的寄生电容，以便改善部件/通道反射和损耗，从而支持例如pcie和ddr通道的速度缩放。另外，传输线还使得能够放宽对衬垫物理尺寸减小和衬垫上方的封装排空的要求。此类闭合回路传输线进一步释放了电子封装中的设计空间，并避免高成本的公差和对齐控制需要，同时可利用现有的封装设计规则来
形成闭合回路传输线。
17.现在参考图1，示出根据一实施例的电子封装100的横截面图示。在一实施例中，电子封装100包括基底层108。基底层108充当导电层，它具有焊盘衬垫开口105和焊盘衬垫130。在一实施例中，基底层108可以是底表面或最底层的表面之一。例如，基底层108可直接位于插座的顶表面上方。在一个实施例中，基底层108可以是接地平面，其中焊盘衬垫开口105完全环绕焊盘衬垫130。焊盘衬垫开口105允许焊盘衬垫130与基底层108电隔离。例如，焊盘衬垫开口105可通过外部间隙109与焊盘衬垫130隔开。
18.外部间隙109可充当焊盘衬垫开口105和焊盘衬垫130的外周界之间的非均匀间距。即，外部间隙109可具有在焊盘衬垫开口105和焊盘衬垫130的外周界的一个或多个不同部分之间测量的一个或多个不同的宽度。在一个实施例中，可以用电介质材料填充外部间隙109。例如，电介质层可以是堆积薄膜、光可成像的电介质（pid）、环氧模塑材料、阻焊材料或任何其它电介质材料。电介质材料可部署在外部间隙109中以便形成电介质材料的表面，该表面可与焊盘衬垫130的表面（例如，焊盘衬垫130的暴露表面）大体上共平面。
19.在一些实施例中，焊盘衬垫130可以是在电子封装100的基底层108和互连123之间提供电气连接的任何电气接触衬垫。在一实施例中，互连123可以是诸如引脚等的任何类型的插座互连。例如，互连123可以是插座引脚。
20.如上面所指出的，在一实施例中，焊盘衬垫130可具有定义焊盘衬垫130的足迹的暴露表面。在一实施例中，焊盘衬垫130可具有暴露表面的一个或多个部分，这些部分直接耦合到互连123。例如，焊盘衬垫130可具有直接附连并电耦合到互连123的连接器（或类似物）的足迹122的至少第一和第二部分。因此，在一些实施例中，互连123可电耦合到至少焊盘衬垫130的第一部分以及内部间隙107和/或外部间隙109的一部分。特别地，在一些实施例中，互连123可电耦合到至少焊盘衬垫130的第一部分、焊盘衬垫130的第二部分以及内部间隙107和/或外部间隙109的一部分，其中第二部分可通过内部间隙107和/或外部间隙109的那部分与焊盘衬垫130的第一部分隔开。因此，在所示实施例中，焊盘衬垫130的第一和第二部分以及内部间隙107的这部分（与外部间隙109的这部分）全都位于互连123的足迹122内。例如，第一和第二部分可以是位于焊盘衬垫130的左侧上的所示部分（即，焊盘衬垫130的左侧上的两个角边），它们位于足迹122内并通过内部间隙107隔开。
21.在一个实施例中，焊盘衬垫130是lga焊盘衬垫。在其它实施例中，焊盘衬垫130可以是任何类型的焊盘衬垫。例如，焊盘衬垫130可以是球栅阵列（bga）衬垫、焊盘栅格阵列（lga）衬垫、引脚栅格阵列（pga）衬垫等。在一实施例中，焊盘衬垫130是具有内部间隙107的闭合回路。因此，内部间隙107允许焊盘衬垫130具有外周界和与外周界相对的内周界。即，焊盘衬垫130直接夹在外部间隙109和内部间隙107之间。特别地，焊盘衬垫130的外周界直接与外部间隙109通过接口连接，而焊盘衬垫130的内周界直接与内部间隙107通过接口连接。
22.此外，在所示实施例中，焊盘衬垫130可具有宽度s1，该宽度s1将外周界的一个部分与外周界的另一个部分隔开。同样地，在所示实施例中，焊盘衬垫130可具有宽度s2，该宽度s2将内周界的一个部分与内周界的另一个部分隔开。并且，如在所示实施例中所示，焊盘衬垫130的外周界完全位于为互连123定义最大（或最外层）的可能接触面积的足迹110内。在一实施例中，足迹110与焊盘衬垫开口105隔开宽度s3，该宽度s3充当焊盘衬垫空隙区域。在
mm和5 mm之间。在其它实施例中，取决于衬底设计规则，长度可小于约2 mm。
29.注意，基于所需的封装设计，电子封装100可包括更少的或额外的封装部件。
30.现在参考图2，示出根据一额外实施例的电子封装组件200的平面图示。在一实施例中，电子封装组件200包括电子封装250和插座202。在所示实施例中，电子封装250具有带有直接部署在插座202上的多个焊盘衬垫230和232的基底层208。在一实施例中，插座202可以是任何类型的插座。在一个实施例中，插座202是lga插座。特别地，在一实施例中，电子封装250通过多个互连223电耦合到插座202。在一实施例中，互连223可包括直接耦合到相应的焊盘衬垫230和232的连接器222。
31.在一实施例，电子封装250可大体上类似于图1中的电子封装100，不同之处在于，焊盘衬垫232可以是接地衬垫，并且焊盘衬垫230是具有利用如上文所公开的传输线类的特性实现的导电线231的闭合回路衬垫差分对。因此，在一个实施例，具有焊盘衬垫开口205、内部和外部间隙207和209、通路212与导电线231的焊盘衬垫230可大体上类似于图1中的具有焊盘衬垫开口105、内部和外部间隙107和109、通路112与导电线131的焊盘衬垫130。在一些实施例中，焊盘衬垫230可配对为差分信号网，并且可分别耦合到传送差分信号的互连223。但是，将意识到，任何类型的互连和信号都可耦合到电子封装250的焊盘衬垫230。并且，尽管图2中只示出两个焊盘衬垫230，但是将意识到，实施例可包括任意数量的焊盘衬垫230。
32.注意，基于所需的封装设计，电子封装组件200可包括更少的或额外的封装部件。
33.现在参考图3，示出根据一额外实施例的电子封装组件300的横截面图示。在一实施例中，电子封装组件300包括电子封装350、插座302和板351。在一实施例中，电子封装组件300可大体上类似于图2中的电子封装组件200，不同之处在于，插座302可直接地并电耦合到板351。在一实施例中，板351可以是印刷电路板（pcb）、主板、衬底等。
34.在一些实施例中，插座302可通过互连323将电子封装350电耦合到板351。在所示实施例中，电子封装350具有带有直接部署在插座302的互连323上的焊盘衬垫330和332的基底层308。特别地，焊盘衬垫330和332直接耦合到互连323的连接器322。
35.在一实施例中，电子封装350可大体上类似于图1
‑
2中的电子封装100和250。因此，在一些实施例中，具有焊盘衬垫开口305和导电线331的焊盘衬垫330可大体上类似于图1中的具有焊盘衬垫开口105和导电线131的焊盘衬垫130。在所示实施例中，焊盘衬垫330可以是直接耦合到相应互连323的差分信号网，以便在电子封装350中的第一端口342和板351中的第二端口343之间传送差分信号。
36.板351可包括具有导电衬垫352的导电层301。在一个实施例中，板351可通过焊球333等直接耦合到插座302。即，在一些实施例中，可利用焊球333将板351的导电衬垫352直接耦合到互连323的导电衬垫321（或第二连接器）。并且，尽管在图3中只示出两个焊盘衬垫330和端口342
‑
343，但是将意识到，实施例可包括任意数量的焊盘衬垫330和端口342
‑
343。
37.注意，基于所需的封装设计，电子封装组件300可包括更少的或额外的封装部件。
38.现在参考图4a
‑
4c，示出根据一些实施例的电子封装400的一系列平面图示。在一实施例中，图4a
‑
4c中的电子封装400可大体上类似于图1中的电子封装100，不同之处在于，互连423可具有分别位于焊盘衬垫430的三个不同接触位置上的三个不同的足迹422a
‑
c。因此，在一些实施例中，图4a
‑
4c中的基底层408、互连423、以及具有焊盘衬垫开口405的焊盘
衬垫430、内部和外部间隙407和409、通路412与导电线431可大体上类似于图1中的基底层108、互连123、以及具有焊盘衬垫开口105的焊盘衬垫130、内部和外部间隙107和109、通路112与导电线131。
39.在所示实施例中，由于足迹410所包围的所有区域（如用虚线所示）都是用于互连423的可能的接触位置，所以焊盘衬垫430可分别在如图4a
‑
4c所示的此类不同的足迹422a
‑
c处耦合到互连423。在一实施例中，不同的接触位置可能对互连423的反射和损耗以及对焊盘衬垫430本身具有非常微小的影响。然而，在一些实施例中，当互连423的足迹再远离通路412（例如，正如与图4a
‑
4b中的其它可能的足迹422a
‑
b相比，如图4c中的足迹422c所示）时，焊盘衬垫430可能具有更加减小的集总c效应。并且，尽管在图4a
‑
4c中示出三个不同的足迹位置，但是将意识到，实施例可包括在包络410所包围的焊盘衬垫430上任何可能的足迹位置。
40.注意，基于所需的封装设计，电子封装400可包括更少的或额外的封装部件。
41.现在参考图5，示出根据一实施例的电子封装组件500（或电子封装系统）的横截面图示。在一实施例中，电子封装组件500可包括与图1中的电子封装100类似的电子封装550。例如，电子封装550可具有含有焊盘衬垫开口505和焊盘衬垫530的基底层508。并且，在一实施例中，焊盘衬垫530可具有直接图案化成如在图1中的焊盘衬垫130中所示的闭合回路的导电线531。
42.对于一些实施例，根据一个实施例，电子封装组件500可包括管芯514、衬底513、电子封装550、插座502和板551。如图5中所示，在一个实施例中，电子封装组件500可包括部署在衬底513（或插入器）上的管芯514以及分别部署在电子封装550上的衬底513和管芯514的叠堆。另外，对于一些实施例，半导体封装组件500可包括用于将电子封装550电耦合到板551的插座502。在一实施例，互连523的连接器522可用于将插座502直接耦合到电子封装550的焊盘衬垫530，而互连523的连接器521可用于通过焊球533将插座502直接耦合到板551。如上所述，在一些实施例中，可利用导电线531以闭合回路传输线的形式将焊盘衬垫530图案化，以便抑制焊盘衬垫集总c效应、缩放pcie和ddr速度（例如，pcie代5/6速度等）、并显著降低对于插座衬垫尺寸减小和/或积极封装排空的需要。
43.在这些实施例中，电子封装550、插座502和板551可大体上类似于图3中的电子封装350、插座302和板351。并且，在一实施例中，互连523以及具有焊盘开口505和导电线531的焊盘衬垫530可大体上类似于图1中的互连123以及具有焊盘开口105和导电线131的焊盘衬垫130。注意，半导体封装组件500不限于图示的组件/系统，并且因此可以用更少的、备选的或额外的封装部件和/或用不同的互连结构来设计/形成。
44.根据一个实施例，电子封装组件500仅仅是电子封装组件（或系统）的实施例的一个示例。对于一个实施例，电子封装组件500可包括bga封装、lga封装和/或pga封装。对于一个实施例，管芯514经由由相应的微凸块形成的一个或多个焊球518（或凸块/接点）耦合到衬底513（例如，插入器），并且衬底513经由由相应的微凸块形成的一个或多个焊球516耦合到电子封装550。如上所述，根据一实施例通过焊接微凸块而形成的焊球本身可称为“凸块”和/或“微凸块”。另外，可使用各向异性导电膜（acf）等来耦合管芯514、衬底513、电子封装550和板551中的一个或多个。对于一个实施例，衬底513可以是但不限于硅插入器和/或具有硅通孔（tsv）的管芯。对于一备选实施例，半导体封装组件500可省略插入器/衬底513。
45.电子封装550可包括在其上或其中形成的各种电子结构。在某些实施例中，电子封装组件500可以是由一个或多个聚合物基底材料或陶瓷基底材料层组成的有机衬底，其具有用于传送信号的导电区域。对于一些实施例，电子封装组件500可包括但不限于封装、衬底、pcb、中央处理单元（cpu）封装衬底和主板。在一个实施例中，电子封装550是pcb和/或cpu封装衬底（或电子封装衬底），而板551是主板。对于一个实施例，电子封装550由fr
‑
4玻璃环氧基底制成，在其两侧上层压了薄铜箔。对于某些实施例，可使用多层电子封装550，其中利用预浸料和铜箔来制造额外层。例如，多层电子封装550可包括一个或多个电介质层。对于一个实施例，电子封装550还可包括一个或多个导电层，这一个或多个导电层可进一步包括铜（或金属）迹线、线、衬垫、通路、孔和/或平面。
46.对于一个实施例，管芯514可被包括但不限于半导体管芯、电子器件（例如，无线器件）、ic、cpu、图形处理单元（gpu）、微处理器、平台控制器集线器（pch）、存储器（例如，高带宽存储器（hbm））和/或现场可编程门阵列（fpga）。另外，在其它实施例中，管芯514、衬底513和/或电子封装550可由一种或多种材料组成，包括玻璃、水晶、金刚石、低热导材料、高热导材料（例如，氮化镓（gan）等）、硅、玻璃基材料和/或硅基材料（例如，碳化硅（sic）等）。并且，在其它实施例中，管芯514可以是多个小芯片管芯。管芯514、衬底513和/或电子封装550可由诸如硅的材料形成，并且在其上具有要被耦合到彼此和/或任何其它电子器件的电路。
47.板551可接着耦合到另一个主体，但是一些实施例在这方面不受限制。管芯514、衬底513、电子封装550、插座502和板551中的一个或多个之间的一个或多个连接（例如，包括凸块516、518和533中的一些或所有凸块）可包括一个或多个互连结构以及底部填充层526和528。在一些实施例中，这些互连结构（或连接）可不同地包括镍、钯和锡（并且在一些实施例中，包括铜）的合金。
48.管芯514、衬底513、电子封装550、插座和板551中的一个或多个之间的连接可使用诸如所示的说明性凸块516、518和533之类的任何合适的结构形成。电子封装组件500可包括位于例如管芯514、衬底513和电子封装550之间的间隙控制结构543，但是一些实施例在这方面不受限制。此类间隙控制结构543可减轻管芯514、衬底513和电子封装550之间的间隙的高度变化。注意，电子封装组件500在管芯514和衬底513之间包括底部填充材料528，并且在衬底513和电子封装550之间包括下溢材料526。还注意，如果需要，底部填充材料可部署在任何其它部件之间。对于一个实施例，底部填充材料（或层）526和528可以是注入在这些层之间的一种或多种聚合物。对于其它实施例，底部填充材料可以是模塑底部填充（muf）。
49.注意，基于所需的封装设计，电子封装组件500可包括更少的或额外的封装部件。
50.图6示出根据本发明的一个实现的计算装置600。图6示出计算装置600的示例。计算装置600容纳主板602。主板602可包括多个部件，包括但不限于处理器604、器件封装610（或电子封装）和至少一个通信芯片606。处理器604在物理上和电气上耦合到主板602。对于一些实施例，至少一个通信芯片606也在物理上和电气上耦合到主板602。对于其它实施例，至少一个通信芯片606是处理器604的一部分。
51.取决于它的应用，计算装置600可包括其它部件，这些部件可以在物理上和电气上耦合到主板602或者可以不在物理上和电气上耦合到主板602。这些其它部件包括但不限于易失性存储器（例如，dram）、非易失性存储器（例如，rom）、闪速存储器、图形处理器、数字信
号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（gps）装置、指南针、加速度计、陀螺仪、扬声器、相机和大容量存储装置（诸如硬盘驱动器、紧凑盘（cd）、数字多用盘（dvd）等）。
52.至少一个通信芯片606使得能够进行无线通信以便向以及从计算装置600传递数据。术语“无线”及其衍生词可用于描述可通过使用经调制的电磁辐射通过非固体介质来传递数据的电路、装置、系统、方法、技术、通信通道等。该术语并不意味着相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含导线。至少一个通信芯片606可实现多个无线标准或协议中的任何无线标准或协议，包括但不限于wi
‑
fi（ieee 802.11系列）、wimax（ieee 802.112系列）、ieee 802.20、长期演进（lte）、ev
‑
do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其衍生以及指定为3g、4g、5g及以上的任何其它无线协议。计算装置600可包括多个通信芯片606。例如，第一通信芯片606可专用于诸如wi
‑
fi和蓝牙的较短程无线通信，并且第二通信芯片606可专用于诸如gps、edge、gprs、cdma、wimax、lte、ev
‑
do等的较长程无线通信。
53.计算装置600的处理器604包括封装在处理器604内的集成电路管芯。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以便将该电子数据变换成可存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。器件封装610可以是电子封装。在一个实施例中，器件封装610可大体上类似于图1中的电子封装100。器件封装610可包括直接具有图案化成如本文中所描述（例如，如上文通过图1
‑
3、4a
‑
4c和5中的焊盘衬垫所示出和描述的）的闭合回路（或闭合回路传输线）的导电线的焊盘衬垫，或来自本文中描述的图的任何其它部件。
54.注意，器件封装610可以是单个部件/器件、部件的子集和/或整个系统，因为材料、特征和部件可能局限于器件封装610和/或局限于可能需要具有如本文中所描述的闭合回路传输线的焊盘衬垫的计算装置600的任何其它部件（例如，主板602、处理器604、通信芯片606和/或可能需要如本文中所描述的实施例的计算装置600的任何其它部件）。
55.至少一个通信芯片606也包括封装在通信芯片606内的集成电路管芯。对于一些实施例，通信芯片606的集成电路管芯可以与一个或多个器件一起封装在电子封装上，该电子封装包括具有如本文中所描述的闭合回路传输线的一个或多个焊盘衬垫。
56.在以上说明书中，参考其特定示例性实施例描述了实施例。然而，应当记住，所有这些和类似的术语都将与合适的物理量相关联，并且它们只是应用于这些量的便利标签。显然，在不偏离更广泛的精神和范围的情况下，可对其进行各种修改。因此，本说明书和附图要以说明性意义而非限制性意义来看待。
57.以下示例涉及进一步的实施例。不同实施例的各种特征可与包含的一些特征和排除的其它特征进行不同地组合，以便适应各种不同的应用。
58.以下示例涉及进一步实施例：示例1：一种组件，包括：具有互连的插座，其中所述互连具有第一连接器和与所述第一连接器相对的第二连接器；以及位于所述插座上的电子封装，其中所述电子封装包括第一表面和与所述第一表面相对的第二表面，其中所述第二表面在焊盘衬垫开口中具有焊盘衬垫，其中所述焊盘衬垫通过外部间隙与所述焊盘衬垫开口隔开，其中所述焊盘衬垫是具有内部间隙的闭合回路，其中所述闭合回路直接位于所述外部间隙和所述内部间隙之
间，并且其中所述互连的所述第一连接器电耦合到至少所述闭合回路的一部分和所述内部或外部间隙的一部分。
59.示例2：示例1所述的组件，其中所述互连的所述第一连接器还电耦合到所述闭合回路的第二部分，并且其中所述第二部分通过所述内部或外部间隙的所述部分与所述闭合回路的所述部分隔开。
60.示例3：示例1
‑
2所述的组件，其中所述闭合回路具有外周界和内周界。
61.示例4：示例1
‑
3所述的组件，其中所述外周界直接与所述外部间隙通过接口连接，并且其中所述内周界直接与所述内部间隙通过接口连接。
62.示例5：示例1
‑
4所述的组件，其中所述焊盘衬垫的所述闭合回路电耦合到所述互连的所述第一连接器。
63.示例6：示例1
‑
5所述的组件，其中所述闭合回路包括具有第一端和与所述第一端相对的第二端的导电线，并且其中所述导电线从所述第一端连续延伸到所述第二端。
64.示例7：示例1
‑
6所述的组件，进一步包括：通过通路电耦合到所述焊盘衬垫的所述闭合回路的导电层，其中所述导电层位于所述第二表面上方，并且其中所述导电线的所述第一端和所述第二端直接耦合到所述通路；电耦合到所述电子封装的管芯，其中所述管芯位于所述电子封装的所述第一表面上，并且其中所述电子封装的所述第二表面位于板上；以及电耦合到所述插座的板，其中所述互连的所述第二连接器耦合到所述板。
65.示例8：示例1
‑
7所述的组件，其中所述闭合回路的所述部分和所述第二部分在所述第一连接器的足迹内，并且其中所述内部或外部间隙的所述部分也在所述第一连接器的所述足迹内。
66.示例9：示例1
‑
8所述的组件，其中所述导电线是蛇形线。
67.示例10：一种封装衬底，包括：具有第一表面和与所述第一表面相对的第二表面的衬底；在所述第二表面中的多个焊盘开口；以及在所述第二表面中的多个焊盘衬垫，其中所述焊盘衬垫中的每个焊盘衬垫在所述焊盘衬垫开口之一中，其中所述焊盘衬垫中的每个焊盘衬垫通过外部间隙与相应的焊盘衬垫开口隔开，其中所述焊盘衬垫中的每个焊盘衬垫都是具有内部间隙的闭合回路，其中所述闭合回路直接位于所述外部间隙和所述内部间隙之间，其中所述闭合回路包括具有第一端和与所述第一端相对的第二端的导电线，并且其中所述导电线从所述第一端连续延伸到所述第二端。
68.示例11：示例10所述的封装衬底，其中所述闭合环路具有外周界和内周界，其中所述外周界直接与所述外部间隙通过接口连接，并且其中所述内周界直接与所述内部间隙通过接口连接。
69.示例12：示例10
‑
11所述的封装衬底，进一步包括：通过通路电耦合到所述焊盘衬垫的所述闭合回路的导电层，其中所述导电层位于所述第二表面上方，并且其中所述导电线的所述第一端和所述第二端直接耦合到所述通路；以及具有连接器的互连，其中所述连接器直接位于所述闭合回路下方。
70.示例13：示例10
‑
12所述的封装衬底，其中所述互连的所述连接器电耦合到至少所述闭合回路的第一部分和所述内部或外部间隙的一部分。
71.示例14：示例10
‑
13所述的封装衬底，其中所述互连的所述连接器也电耦合到所述闭合回路的第二部分，并且其中所述第二部分通过所述内部或外部间隙的所述部分与所述
第一部分隔开。
72.示例15：示例10
‑
14所述的封装衬底，其中所述闭合回路的所述第一部分和所述第二部分位于所述连接器的足迹内，并且其中所述内部或外部间隙的所述部分也在所述连接器的所述足迹内。
73.示例16：示例10
‑
15所述的封装衬底，其中所述导电线是蛇形线。
74.示例17：一种电子封装组件，包括：板；电耦合到所述板的插座，其中所述插座具有多个互连，并且其中所述互连中的每个互连具有第一连接器和与所述第一连接器相对的第二连接器；电耦合到所述插座的电子封装，所述电子封装包括第一表面和与所述第一表面相对的第二表面，其中所述第二表面具有多个焊盘衬垫开口和多个焊盘衬垫，其中每个焊盘衬垫在所述焊盘衬垫开口之一中，其中每个焊盘衬垫通过外部间隙与相应的焊盘衬垫开口隔开，其中每个焊盘衬垫是闭合回路，其中所述闭合回路直接位于所述外部间隙和所述内部间隙之间，并且其中所述互连的所述第一连接器电耦合到至少所述闭合回路的第一部分、所述闭合回路的第二部分和所述内部或外部间隙的一部分；以及电耦合到所述电子封装的管芯。
75.示例18：示例17所述的电子封装组件，其中所述第二部分通过所述内部或外部间隙的所述部分与所述第一部分隔开。
76.示例19：示例17
‑
18所述的电子封装组件，其中所述焊盘衬垫的所述闭合回路电耦合到所述互连的所述第一连接器，其中所述管芯在所述电子封装的所述第一表面上，其中所述电子封装的所述第二表面在所述板上，并且其中所述互连的所述第二连接器耦合到所述板。
77.示例20：示例17
‑
19所述的电子封装组件，其中所述闭合回路包括具有第一端和与所述第一端相对的第二端的导电线，并且其中所述导电线从所述第一端连续延伸到所述第二端。
78.示例21：示例17
‑
20所述的电子封装组件，其中所述闭合回路具有外周界和内周界。
79.示例22：示例17
‑
21所述的电子封装组件，其中所述外周界直接与所述外部间隙通过接口连接，并且其中所述内周界直接与所述内部间隙通过接口连接。
80.示例23：示例17
‑
22所述的电子封装组件，进一步包括：通过通路电耦合到焊盘衬垫的闭合回路的导电层，其中所述导电层位于电子封装的第二表面上方，并且其中导电线的第一端和第二端直接耦合到所述通路。
81.示例24：示例17
‑
23所述的电子封装组件，其中所述闭合回路的所述第一部分和所述第二部分在所述第一连接器的足迹内，并且其中所述内部或外部间隙的所述部分也在所述第一连接器的所述足迹内。
82.示例25：示例17
‑
24所述的电子封装组件，其中所述导电线是蛇形线。
83.包括在摘要中描述的内容在内的以上对本发明的所示实现的描述不旨在是详尽的或将本发明局限于公开的确切形式。尽管本文中出于说明的目的描述了本发明的特定实现和示例，但如本领域技术人员将意识到的那样，在本发明的范围内各种等效修改是可能的。
84.可根据以上详细描述对本发明进行这些修改。在随附权利要求书中所使用的术语
不应理解为将本发明局限于在本说明书和权利要求书中公开的特定实现。相反，本发明的范围将完全由随附权利要求确定，随附权利要求将根据既定的权利要求解释原则来进行解释。
85.在以上说明书中，参考其特定示例性实施例描述了方法和设备。将显而易见，在不偏离更广泛的精神和范围的情况下，可对其进行各种修改。因此，本说明书和附图要以说明性意义而非限制性意义来看待。
转载请注明原文地址:https://doc.8miu.com/read-1200152.html
