电子部件及其制造方法与流程

1.本发明涉及电子部件及其制造方法，特别是涉及基片以成为上侧的方式上下反转并装载于母板的电子部件及其制造方法。


背景技术：

2.专利文献1和2中公开有在基片上形成有电容器和电感器的电子部件。专利文献1和2中记载的电子部件包括：形成于最下层的导体层的下部电极和电感器图案；覆盖下部电极和电感器图案的电介质膜；和经由电介质膜与下部电极相对的上部电极。而且，最上层的导体层构成端子电极，在向母板安装时，在以基片成为上侧的方式上下反转的状态下安装。在将电子部件安装于母板后，有时以提高可靠性为目的，在母板和电子部件的间隙填充底填材料。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2007
‑
142109号公报
6.专利文献2：日本特开2008
‑
34626号公报


技术实现要素：

7.发明要解决的课题
8.但是，如果母板和电子部件的间隙窄，则存在底填材料难以浸入母板和电子部件的间隙的这一问题。
9.因此，本发明提供一种使基片以成为上侧的方式上下反转并装载于母板的电子部件及其制造方法，其特征在于：具有底填材料容易浸入浸入的结构。
10.用于解决课题的方法
11.本发明提供一种电子部件，其特征在于，包括：基片；形成在基片上的、多个导体层和多个绝缘层交替层叠而成的功能层；和设置在多个绝缘层中位于最上层的绝缘层上的多个端子电极，位于最上层的绝缘层，其平面形状为大致矩形，且具有俯视时至少从一边起在平面方向上突出的突出部。
12.根据本发明，如果在上下反转装载于母板后，供给底填材料，则底填材料通过以突出部为起点的表面张力浸入母板和电子部件的间隙。因此，即使在母板和电子部件的间隙窄的情况下，也能够使底填材料容易浸入。
13.在本发明中，突出部也可以在俯视时与基片重叠。由此，电子部件的平面尺寸不会因突出部而增大。
14.在本发明中，突出部也可以位于一边的大致中央部。由此，以突出部为起点浸入的底填材料在母板和电子部件的间隙整体中容易扩散。该情况下，多个端子电极包含第1端子电极和第2端子电极，位于最上层的绝缘层的一边，具有与第1和第2端子电极分别相邻的第1区间和第2区间，突出部位于第1区间与第2区间之间。由此，能够避开端子电极浸入底填材
料。
15.本发明提供一种电子部件的制造方法，其特征在于，包括：在集合基片上将多个导体层和多个绝缘层交替层叠的第1工序；和第2工序，通过切断集合基片，将包含彼此相邻的第1和第2电子部件的多个电子部件单片化，多个绝缘层中位于最上层的绝缘层，包含属于第1电子部件的第1部分、属于第2电子部件的第2部分、和将第1部分和第2部分局部地连接的桥接结构部，第1工序包含在形成位于最上层的绝缘层之后，在整面上形成种子层，通过进行使种子层成为供电体的电解镀，形成多个端子电极的工序，在第2工序中，将桥接结构部分开。
16.根据本发明，因为位于最上层的绝缘层具有桥接结构部，所以即使产生绝缘层的收缩引起的剥离，种子层也不会被电分断。因此，能够可靠地进行以种子层为供电体的电解镀。而且，当在第2工序中，桥接结构部被切断时，因为在位于最上层的绝缘层形成突出部，所以也能够促进底填材料的浸入。
17.发明的效果
18.这样，根据本发明，能够提供一种具有底填材料容易浸入的结构的电子部件及其制造方法。
附图说明
19.图1是用于说明本发明的一个实施方式的电子部件1的结构的大致俯视图。
20.图2是沿着图1的a
‑
a线的大致截面图。
21.图3是表示导体层m1、mm的图案形状的示意性的俯视图。
22.图4是表示导体层m2的图案形状的示意性的俯视图。
23.图5是表示导体层m3的图案形状的示意性的俯视图。
24.图6是电子部件1的等效电路图。
25.图7是表示将电子部件1装载于母板50的状态的示意性截面图。
26.图8是用于说明底填材料uf的流动的示意性的俯视图。
27.图9是用于说明电子部件1的制造方法的工序图。
28.图10是用于说明电子部件1的制造方法的工序图。
29.图11是用于说明电子部件1的制造方法的工序图。
30.图12是用于说明电子部件1的制造方法的工序图。
31.图13是用于说明电子部件1的制造方法的工序图。
32.图14是用于说明电子部件1的制造方法的工序图。
33.图15是用于说明电子部件1的制造方法的工序图。
34.图16是用于说明电子部件1的制造方法的工序图。
35.图17是用于说明电子部件1的制造方法的工序图。
36.图18是用于说明电子部件1的制造方法的工序图。
37.图19是用于说明电子部件1的制造方法的工序图。
38.图20是用于说明电子部件1的制造方法的工序图。
39.图21是用于说明电子部件1的制造方法的工序图。
40.图22是表示形成导体层m1之后的状态的大致俯视图。
41.图23是表示形成导体层mm之后的状态的大致俯视图。
42.图24是表示在绝缘层6上形成通孔21b～28b之后的状态的大致俯视图。
43.图25是表示形成导体层m2之后的状态的大致俯视图。
44.图26是表示在绝缘层7上形成通孔31b～36b之后的状态的大致俯视图。
45.图27是表示形成导体层m3之后的状态的大致俯视图。
46.图28是表示在绝缘层8上形成通孔41b～48b之后的状态的大致俯视图。
47.图29是沿着图28所示的b
‑
b线的示意性截面图。
48.图30是用于说明第1变形例的电子部件1a的结构的大致俯视图。
49.图31是用于说明第2变形例的电子部件1b的结构的大致俯视图。
50.附图标记说明
51.1、1a、1b 电子部件
52.1a 最终成为一个电子部件的区域
53.2 基片(集合基片)
54.3 平坦化层
55.4 电介质膜
56.5 钝化膜
57.6～8 绝缘层
58.10 功能层
59.11～18、21～27、31～36 导体图案
60.19、29、39 牺牲图案
61.21a～27a、31a～34a、36a、41a～44a 通孔导体
62.21b～28b、31b～36b、41b～48b 通孔
63.21c、22c、25c 开口部
64.41～44 端子电极
65.50 母板
66.51、52 焊盘图案
67.53 焊锡
68.81～84 突出部
69.91～94 桥接结构部
70.e1～e4 边
71.m1、mm、m2、m3、m4 导体层
72.p 镀层
73.r1、r2 抗蚀剂层
74.s 种子层
75.s1、s2 区间
76.uf 底填材料(underfill)
具体实施方式
77.以下，参照附图，对本发明的优选的实施方式进行详细说明。
78.图1是用于本发明的一个实施方式的电子部件1的结构的大致俯视图。另外，图2是沿着图1的a
‑
a线的大致截面图。
79.本实施方式的电子部件1为lc滤波器，如图1和图2所示，包括基片2和形成于基片2的主面上的导体层m1、mm、m2、m3、m4和绝缘层6～8。绝缘层6～8由绝缘性高的树脂材料构成。导体层m1～m4和绝缘层6～8交替层叠，由导体层m1至绝缘层8构成的部分构成作为lc滤波器起作用的功能层10。图3表示导体层m1、mm的图案形状，图4表示导体层m2的图案形状，图5表示导体层m3的图案形状，图1表示导体层m4的图案形状。
80.作为基片2的材料，只要为化学稳定、热稳定且应力产生少，并能够保持表面的平滑性的材料，就没有特别限定，但能够使用硅单晶、氧化铝、蓝宝石、氮化铝、mgo单晶、srtio3单晶、表面氧化硅、玻璃、石英、铁氧体等。基片2的表面由平坦化层3覆盖。作为平坦化层3，能够使用氧化铝和氧化硅等。
81.导体层m1是位于最下层的导体层，如图3所示，包含导体图案11～17。其中，导体图案11～14为端子电极图案，导体图案15为电容器的下部电极，导体图案16为电感器图案。构成下部电极的导体图案15和构成电感器图案的导体图案16的一端经由导体图案17与导体图案11连接。这些导体图案11～17均由与平坦化层3相接的薄的种子层s和设置于种子层s上且与种子层s相比膜厚大的镀层p构成。位于其它导体层mm、m2、m3、m4的导体图案也同样，由种子层s和镀层p的层叠体构成。导体图案11～17中至少构成电容器的下部电极的导体图案15的上表面和侧面由电介质膜(电容绝缘膜)4覆盖。
82.在导体图案15的上表面经由电介质膜4形成有导体图案18。导体图案18属于位于导体层m1和导体层m2之间的导体层mm，构成电容器的上部电极。由此，形成将导体图案15设为下部电极，将导体图案18设为上部电极的电容器。导体层m1和导体层mm经由钝化膜5由绝缘层6覆盖。在本实施方式中，电介质膜4和钝化膜5均由无机绝缘材料构成。构成电介质膜4的无机绝缘材料和构成钝化膜5的无机绝缘材料可以为相同的材料，也可以为不同的材料。
83.导体层m2为设置于绝缘层6的表面的第二层的导体层，如图4所示，包含导体图案21～27。其中，导体图案21～24为端子电极图案，导体图案25为电容器的引出电极，导体图案26为电感器图案。导体图案26具有与导体图案16相同的图案形状，并形成于相同的平面位置。因此，导体图案16、26在俯视时重叠。导体图案25经由贯通绝缘层6而设置的通孔导体25a与作为上部电极的导体图案18连接，并且与导体图案22连接。另外，构成电感器图案的导体图案26的一端经由导体图案27与导体图案21连接。进而，导体图案26的一端经由贯通绝缘层6而设置的通孔导体26a与导体图案16的一端连接，导体图案26的另一端经由贯通绝缘层6而设置的通孔导体27a与导体图案16的另一端连接。另外，导体图案21～24经由贯通绝缘层6而设置的通孔导体21a～24a分别与导体图案11～14连接。导体层m2由绝缘层7覆盖。
84.导体层m3为设置于绝缘层7的表面的第三层的导体层，如图5所示，包含导体图案31～36。其中，导体图案31～34为端子电极图案，导体图案35为电感器的引出电极，导体图案36为电感器图案。构成电感器图案的导体图案36的一端经由贯通绝缘层7而设置的通孔导体36a与导体图案26的另一端连接，导体图案36的另一端经由导体图案35与导体图案33、34连接。进而，导体图案31～34经由贯通绝缘层7而设置的通孔导体31a～34a分别与导体图案21～24连接。导体层m3由位于最上层的绝缘层8覆盖。
85.导体层m4为设置于绝缘层8的表面的第四层的导体层，如图1所示，包含端子电极41～44。端子电极41～44经由贯通绝缘层8而设置的通孔导体41a～44a分别与导体图案31～34连接。
86.图6是本实施方式的电子部件1的等效电路图。
87.如图6所示，本实施方式的电子部件1具有在端子电极41和端子电极42之间连接电容器c，在端子电极41和端子电极43、44之间连接电感器l的电路结构。电容器c由作为下部电极的导体图案15、作为上部电极的导体图案18、位于导体图案15、18之间的电介质膜4构成。另一方面，电感器l具有由导体图案16、26构成的并联线圈和由导体图案36构成的线圈串联连接的电路结构。
88.如图2所示，在本实施方式中，导体层m1的导体厚h1比导体层m2的导体厚h2薄。如果减薄导体层m1的导体厚h1，则电介质膜4和钝化膜5的台阶降低，所以得到应力被缓和，且难以产生电介质膜4和导体层m1的界面的剥离的之类的效果。另一方面，如果减薄导体层m1的导体厚h1，则导体层m1的电阻值变高，所以如果单纯使用属于导体层m1的导体图案16作为电感器图案，则lc滤波器的特性有可能降低。考虑这一点，在本实施方式的电子部件1中，将属于导体层m1的导体图案16和属于导体层m2的导体图案26并联连接，从而，降低电阻值。由此，能够防止电介质膜4和导体层m1的界面的剥离，同时降低电感器l的电阻值。
89.导体层m3、m4的导体厚没有特别限定，但优选设为与导体层m2的导体厚h2同等程度。
90.如图1所示，位于最上层的绝缘层8的平面形状为大致矩形。绝缘层8具有从俯视时的各边e1～e4起在平面方向上突出的突出部81～84。具体而言，在将俯视时的绝缘层8的各边中在x方向延伸的边设为e1、e2，将在y方向延伸的边设为e3、e4的情况下，在边e1、e2的大致中央部分别存在在y方向突出的突出部81、82，在边e3、e4的大致中央部分别存在在x方向突出的突出部83、84。另外，突出部81的x方向位置未与端子电极41、42重叠，突出部82的x方向位置未与端子电极43、44重叠，突出部83的y方向位置未与端子电极41、43重叠，突出部84的y方向位置未与端子电极42、44重叠。即，在将边e1中与端子电极41、42相邻的区间(与端子电极41、42在y方向上重叠的区间)分别设为s1、s2的情况下，突出部81位于区间s1与区间s2之间。其它突出部82～84也同样。
91.突出部81～84的突出量抑制为不超过基片2的范围。即，突出部81～84在俯视时与基片2重叠，未超过基片2且未突出。因此，没有因突出部81～84的存在而电子部件1的平面尺寸增大的情况。突出部81～84的边缘也可以构成与基片2的侧面同一平面。
92.图7是表示将本实施方式的电子部件1装载于母板50的状态的示意性截面图。
93.在图7所示的截面中，在母板50上呈现焊盘图案51、52，并以经由焊锡53分别将端子电极41、42与焊盘图案51、52连接方式，装载电子部件1。而且，以可靠性提高为目的，在母板50和电子部件1的间隙填充有底填材料uf。底填材料uf的填充在将电子部件1安装于母板50后，通过向母板50的表面供给低粘度的底填材料uf来进行。该情况下，如果母板50和电子部件1的间隙窄，则底填材料uf难以浸入，但在本实施方式中，因为在安装时位于最下层的绝缘层8设置有突出部81～84，所以如作为示意性的俯视图的图8中箭头所示，通过以突出部81～84为起点的表面张力，底填材料uf容易浸入母板50与电子部件1的间隙。
94.但是，在本实施方式中，因为在绝缘层8的各边e1～e4的大致中央部分别设置有突
出部81～84，所以底填材料uf从4个方向浸入。另外，因为突出部81～84设置于与端子电极41～44不干涉的位置，所以以突出部81～84为起点浸入的底填材料uf在母板50和电子部件1的间隙整体中容易扩散。
95.接着，对本实施方式的电子部件1的制造方法进行说明。
96.图9～图21是用于说明本实施方式的电子部件1的制造方法的工序图。在电子部件1的制造工艺中，使用集合基片获取多个电子部件1，但图9～图21所示的制造工艺着眼于一个电子部件1。
97.首先，如图9所示，使用溅射法等在基片(该时刻为集合基片)2上形成平坦化层3，并对其表面进行研磨或cmp等镜面化处理使其平滑化。然后，使用溅射法等在平坦化层3的表面形成种子层s。接着，如图10所示，在种子层s上旋涂了抗蚀剂层r1后，对抗蚀剂层r1进行图案形成，以使应形成导体层m1的区域的种子层s露出。在该状态下，通过进行以种子层s为供电体的电解镀，如图11所示，在种子层s上形成镀层p。种子层s和镀层p的层叠体构成导体层m1。在图11所示的截面上，在导体层m1上含有导体图案11、12、15、17。而且，如图12所示，如果在除去了抗蚀剂层r1后，除去在表面露出的种子层s，则导体层m1完成。种子层s的除去能够通过蚀刻法或离子铣削来进行。
98.图22是表示形成导体层m1之后的状态的大致俯视图。图22中由虚线1a包围的区域为最终成为一个电子部件1的区域。虚线1a的外侧的区域为通过切割进行单片化时的切割余量。如图22所示，在成为切割余量的部分和虚线1a的稍内侧的区域形成作为导体层m1的一部分的牺牲图案19。
99.接着，如图13所示，在包含导体层m1的上表面和侧面的整面上形成电介质膜4。作为电介质膜4，例如能够利用除氮化硅(sinx)和氧化硅(siox)等普通电介质材料以外的公知的强介电体材料等。作为电介质膜4的成膜方法，能够使用溅射法、等离子体cvd法、mocvd法、溶胶
‑
凝胶法、电子束蒸镀法等。
100.接着，如图14所示，通过使用与导体层m1的形成方法同样的方法，在导体图案15的上表面经由电介质膜4形成导体图案18。导体图案18也由种子层s和镀层p的层叠体构成。由此，导体层mm完成，形成将导体图案15设为下部电极，将导体图案18设为上部电极的电容器。图23是表示形成导体层mm之后的状态的大致俯视图。
101.接着，如图15所示，在形成覆盖导体层m1、mm的钝化膜5后，形成绝缘层6。接着，如图16所示，通过对绝缘层6进行图案形成，在绝缘层6上形成通孔21b～28b。图24是表示在绝缘层6形成通孔21b～28b之后的状态的大致俯视图。由此，覆盖导体层m1或mm的钝化膜5分别在通孔21b～28b的底部露出。
102.接着，如图17所示，在绝缘层6上形成抗蚀剂层r2后，在抗蚀剂层r2形成与通孔21b、22b、25b重叠的开口部21c、22c、25c，并在该状态下进行离子铣削等。由此，除去在开口部25c露出的钝化膜5，并且除去在开口部21c、22c露出的钝化膜5和电介质膜4，使导体层m1、mm的上表面露出。在图17中未出现的其它通孔23b、24b、26b～28b也形成同样的开口部。由此，牺牲图案19在通孔28b的底部露出。
103.接着，在除去了抗蚀剂层r2后，如图18所示，通过与导体层m1的形成方法同样的方法在绝缘层6上形成导体层m2。图25是表示形成了导体层m2之后的状态的大致俯视图。如图25所示，在成为切割余量的部分和虚线1a的稍内侧的区域形成作为导体层m2的一部分的牺
牲图案29。
104.接着，如图19所示，在形成了覆盖导体层m2的绝缘层7后，通过对绝缘层7进行图案形成，在绝缘层7上形成通孔31b～36b。图26是表示在绝缘层7上形成通孔31b～36b之后的状态的大致俯视图。由此，导体层m2分别在通孔31b～36b的底部露出。牺牲图案29在通孔35b的底部露出。
105.接着，如图20所示，通过与导体层m1、m2的形成方法同样的方法在绝缘层7上形成导体层m3。图27是表示形成导体层m3之后的状态的大致俯视图。如图27所示，在成为切割余量的部分的一部分和虚线1a的稍内侧的区域形成作为导体层m3的一部分的牺牲图案39。在此，牺牲图案39设置为在俯视时与成为电子部件的各边的部分的大致中央部重叠。
106.接着，如图21所示，在形成了覆盖导体层m3的绝缘层8后，通过对绝缘层8进行图案形成，在绝缘层8上形成通孔41b～48b。图28是表示在绝缘层8上形成通孔41b～48b之后的状态的大致俯视图。由此，导体图案31～34分别在通孔41b～44b的底部露出，牺牲图案29、39在通孔45b～48b的底部露出。
107.图29是沿着图28所示的b
‑
b线的示意性截面图。
108.如图28和图29所示，位于最上层的绝缘层8在各电子部件的全外周上没有开口，而具有将相邻的电子部件之间局部地连接的桥接结构部91～94。具体而言，属于位于图28的中央的电子部件的绝缘层8与属于位于上侧的电子部件的绝缘层8在桥接结构部91连接，与属于位于下侧的电子部件的绝缘层8在桥接结构部92连接，与属于位于左侧的电子部件的绝缘层8在桥接结构部93连接，与属于位于右侧的电子部件的绝缘层8在桥接结构部94连接。
109.接着，如图2所示，通过与导体层m1～m3的形成方法同样的方法在绝缘层8上形成导体层m4。在形成导体层m4的工序中，在形成绝缘层8后，通过在全面上形成种子层s，并进行以种子层s为供电体的电解镀，形成端子电极41～44。在绝缘层8上形成通孔41b～48b后的固化工序中产生收缩，所以有可能在形成种子层s的阶段，在绝缘层8与导体层m3的界面上产生剥离。如果在绝缘层8和导体层m3的界面上产生剥离，则有时种子层s在剥离部分被分断，由于剥离状态，种子层s的一部分有可能被电分断。
110.但是，在本实施方式中，因为绝缘层8具有桥接结构部91～94，所以假设即使在绝缘层8与导体层m3的界面上产生部分的剥离的情况下，也通过形成于桥接结构部91～94的表面的种子层s确保电连接。因此，能够通过以种子层s为供电体的电解镀可靠地形成端子电极41～44。
111.而且，如果在由未图示的抗蚀剂层覆盖端子电极41～44的状态下，使用酸等蚀刻剂除去牺牲图案19、29、39后，通过以将桥接结构部91～94分断的方式切断基片2进行单片化，则本实施方式的电子部件1完成。如果通过切割将桥接结构部91～94分断，则在绝缘层8上形成图1所示的突出部81～84。突出部81～84分别为桥接结构部91～94的一部分。
112.如以上说明，在本实施方式的电子部件1的制造工艺中，在位于最上层的绝缘层8上形成通孔时，不通过通孔将绝缘层8分离成各个电子部件，而形成将属于相邻的电子部件的部分通过桥接结构部91～94相连的状态，所以能够防止种子层s的分断引起的电解镀不良。
113.图30是用于说明第1变形例的电子部件1a的结构的大致俯视图。
114.第1变形例的电子部件1a在俯视时突出部81～84为锥形状这一点上，与上述实施方式的电子部件1不同。因为其它基本的结构与上述实施方式的电子部件1相同，所以对相同的要素标注相同的符号，并省略重复的说明。如第1变形例的电子部件1a例示，突出部81～84的平面形状没有特别限定。
115.图31是用于说明第2变形例的电子部件1b的结构的大致俯视图。
116.第2变形例的电子部件1b在分别设置有多个突出部81～84这一点上，与上述实施方式的电子部件1不同。因为其它基本的结构与上述实施方式的电子部件1相同，所以对相同的要素标注相同的符号，并省略重复的说明。在第2变形例中，位于长边e1、e2的突出部81、82的数分别为3个，位于短边e3、e4的突出部83、84的数分别为2个。如第2变形例的电子部件1b例示，突出部81～84的数没有限定。
117.以上，对本发明优选的实施方式进行了说明，但本发明不限定于上述实施方式，在不脱离本发明的宗旨的范围内能够进行各种变更，不用说这些也包含在本发明的范围内。
118.例如，在上述实施方式中，以将本发明应用于lc滤波器的情况为例进行了说明，但成为本发明的对象的电子部件不限定于lc滤波器，也可以应用于其它种类的电子部件。
119.另外，在上述实施方式中，在位于最上层的绝缘层8设置桥接结构部91～94，但不仅绝缘层8，也可以在其它绝缘层6、7设置桥接结构部。