微机电系统传感器芯片制备方法及其制备的传感器芯片与流程

专利2022-05-10  8



1.本发明涉及微电子技术中微机电系统制造技术领域,特别是涉及一种微机电系统传感器芯片制备方法及其制备的传感器芯片。


背景技术:

2.微机电系统(micro

electro

mechanical system,mems),主要由传感器、动作其以及微能源三大部分组成,其涉及物理学、半导体、光学、电子工程、化学、材料工程、机械工程、医学、信息工程及生物工程等多种学科和工程技术,为智能系统、消费电子、可穿戴设备、智能家居、系统生物技术的合成生物学与微流控技术等领域开拓了广阔的用途。
3.在某些与温度相关的mems的结构中,有时需要将核心部件设置于一个悬空膜上,即核心部件位于空腔之上,以消除热传导对核心部件精度及功耗的影响。此外,在封装后,核心部件下方的基底不与封装的基座接触,核心部件下方的基底以悬空的状态与空气或者真空接触,也是为了达到消除外界环境温度干扰的目的。
4.在传统的mems制备工艺中,通常采用低成本的背面或正面腐蚀工艺形成悬空膜或空腔结构,即通常是采用腐蚀自停止或者控制腐蚀时间等方法形成悬空膜或空腔结构。该工艺与所采用腐蚀溶液的纯度、浓度、温度息息相关,其主要优点在于成本低,但同时其缺点也非常明显。一是在加工时,对衬底晶向具有一定限制要求,要求晶向为(100)晶向或(111)晶向;如在硅衬底背面进行各向异性腐蚀,最后停止在腐蚀阻挡层下,腐蚀阻挡层上方为期间层,下方则形成腔体,通常采用的腐蚀液体为四甲基氢氧化铵(tmah)溶液或氢氧化钾(koh)溶液,虽然成本较低,但是要求衬底晶向为(100)晶向。二是在背面腐蚀时,衬底腐蚀时间过长则容易导致器件破碎,而破碎影响良率,衬底背面腐蚀窗口过大影响芯片的面积,进而增加了制备成本;三是在正面腐蚀时,腔体的深度受工艺限制,影响器件的设计空间。


技术实现要素:

5.基于此,有必要针对传统的微机电系统传感器芯片的悬空或空腔结构制备过程中存在的衬底晶向限制,背面刻蚀成本高、良率低,以及正面刻蚀深度受限的技术问题,提供一种微机电系统传感器芯片制备方法及其制备的传感器芯片。
6.本发明提出的一种微机电系统传感器芯片制备方法,所述传感器芯片的腔体结构采用腐蚀氧化硅技术生成。
7.在其中的一个实施例中,所述制备方法包括以下步骤:
8.衬底提供步骤,所述衬底为硅衬底,所述衬底具有第一表面以及第二表面;
9.槽阵列制备步骤,从所述衬底的第一表面向所述衬底内部形成槽阵列,相邻的所述槽阵列之间为间隔阵列;
10.氧化硅层以及氧化硅槽制备步骤,在所述衬底的第一表面上以及所述间隔阵列上逐步原位生成氧化硅,在所述第一表面上形成氧化硅层,在所述间隔阵列以及所述槽阵列
中形成氧化硅槽;
11.氧化硅层去除步骤,去除所述衬底的所述第一表面以及所述氧化硅槽表面的所述氧化硅层;
12.支撑层制备步骤,在所述衬底的第一表面以及所述氧化硅槽的表面形成支撑层;
13.温阻层制备步骤,在所述支撑层上形成图案化的温阻层;
14.保护层制备步骤,在所述支撑层上以及所述温阻层上形成图案化的保护层;或,在所述支撑层上以及所述温阻层上形成支撑辅助层,在所述支撑辅助层上形成图案化的保护层;
15.释放窗口制备步骤,在所述支撑层上形成腔体释放窗口;或,在所述支撑辅助层上以及所述支撑层上形成腔体释放窗口,在所述支撑辅助层上形成温阻层释放窗口;
16.保护层去除步骤,去除所述保护层;
17.腔体制备步骤,通过所述释放窗口去除所述氧化硅槽,在所述氧化硅槽处形成腔体。
18.在其中的一个实施例中,所述槽阵列为条形槽阵列,所述间隔阵列为条形间隔阵列。
19.在其中的一个实施例中,所述槽阵列的槽宽度为0.5μm~2.0μm,所述间隔阵列的间隔宽度为0.5μm~2.0μm。
20.在其中的一个实施例中,所述槽阵列的槽深度为腔体的设计深度。
21.在其中的一个实施例中,在所述氧化硅层以及氧化硅槽制备步骤中,采用热氧化法原位生成氧化硅。
22.在其中的一个实施例中,在所述氧化硅层去除步骤中,采用湿法腐蚀工艺、干法刻蚀工艺以及化学机械抛光工艺其中的任意一种去除所述氧化硅层。
23.在其中的一个实施例中,所述支撑层以及所述支撑辅助层为氮化硅。
24.在其中的一个实施例中,所述支撑层以及所述支撑辅助层的厚度为0.8μ m~2.0μm。
25.本发明还提出了一种传感器芯片,所述传感器芯片采用上述制备方法制备而成。
26.上述微机电系统传感器芯片制备方法及其制备的传感器芯片,传感器芯片的腔体结构采用腐蚀氧化硅技术生成,替代了传统的直接腐蚀硅衬底技术,不仅对硅衬底的晶向无特殊要求,形成的腔体结构精准度高,均匀性好,腔体深度不受限制,不会影响其他结构的强度或限制设计空间,提高了产品的良率;同时,氧化硅腐蚀速率是硅腐蚀速率的10倍,大大缩短了工艺时间,提高了生产效率,而且氧化硅腐蚀后无残留,腔体内更洁净,更能有效避免温度对传感器芯片的干扰。本发明的微机电系统传感器芯片制备方法工艺更简单,生产效率更高,适合大批量的生产,同时制备的传感器芯片均匀性、片间器件的可重复性高,品质更优良,并且给设计人员提供了更多设计余量和空间。
附图说明
27.图1为本发明一实施例的传感器芯片的结构示意图;
28.图2为图1所示的传感器芯片在温阻层释放窗口处的剖面图;
29.图3为本发明一实施例的微机电系统传感器芯片制备方法流程示意图;
30.图4为传统的背面腐蚀工艺形成的衬底结构与本发明的制备方法形成的衬底结构对比示意图;
31.图5为本发明一实施例的传感器芯片的硅衬底的剖面图;
32.图6为图5所示的传感器芯片在槽阵列制备步骤后的剖面图;
33.图7为图6所示的传感器芯片在槽阵列制备步骤后的俯视图;
34.图8为图7所示的传感器芯片在氧化硅层以及氧化硅槽制备步骤中原位生成氧化硅初始状态示意图;
35.图9为图7所示的传感器芯片在氧化硅层以及氧化硅槽制备步骤中原位生成氧化硅中间状态示意图;
36.图10为图7所示的传感器芯片在氧化硅层以及氧化硅槽制备步骤中原位生成氧化硅最终状态示意图;
37.图11为图10所示的传感器芯片在氧化硅层去除步骤后的剖面图;
38.图12为图11所示的传感器芯片在支撑层制备步骤后的剖面图;
39.图13为图12所示的传感器芯片在保护层制备步骤后的剖面图;
40.图14为本发明另一实施例的传感器芯片在保护层制备步骤后的剖面图;
41.图15为图13所示的传感器芯片在释放窗口制备步骤后的剖面图;
42.图16为图15所示的传感器芯片在保护层去除步骤后的剖面图;
43.其中,100、衬底;210槽阵列;220、间隔阵列;310、氧化硅层;320、氧化硅槽;330、氧化硅空隙;410、支撑层;420、支撑辅助层;500、温阻层; 600、保护层;710、温阻层释放窗口;720、腔体释放窗口;800、腔体。
具体实施方式
44.本发明涉及一种微机电系统传感器芯片制备方法及其制备的传感器芯片,可选的,该传感器芯片可以是利用温度进行流体流量测量的流量传感器,也可以是其他需要在核心部件对应位置设置腔体结构的传感器。下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述地其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具实施例的内容限制本发明的保护范围。
45.请参阅图1和图2所示,为本发明一实施例的传感器芯片的结构示意图和剖面图。在该实施例的传感器芯片中,衬底100中设有腔体800,腔体800上方悬空设置一定厚度的支撑层410用于支撑温阻层500,温阻层500通过腔体800 与衬底100隔开,进而实现避免因衬底100热传导引起的热量散失影响温阻层 500测量精度的目的。
46.本领域技术人员应该认识到,本发明图1至图16所示出的温阻层500图案化设置方式是示意性的,在其他实施例以及具体应用过程中,温阻层500的设置可以根据需要对温阻层500的形状和/或尺寸进行调整,也可以在温阻层500 中设置相应的核心部件并对各核心部件的具体结构、位置分布等进行调整。
47.请参阅图1至图16所示,本发明提出的一种微机电系统传感器芯片制备方法,该传感器芯片的腔体800结构采用腐蚀氧化硅技术生成,替代了传统的直接腐蚀硅衬底100技
术,不仅对硅衬底100的晶向无特殊要求,形成的腔体800 结构精准度高,均匀性好,腔体800深度不受限制,不会影响其他结构的强度或限制设计空间,提高了产品的良率;同时,氧化硅腐蚀速率是硅腐蚀速率的 10倍,大大缩短了工艺时间,提高了生产效率,而且氧化硅腐蚀后无残留,腔体800内更洁净,更能有效避免温度对传感器芯片的干扰。
48.作为一种可选实施方式,请参阅图3所示,本发明提出的一种微机电系统传感器芯片制备方法包括以下步骤:
49.衬底100提供步骤,衬底100为硅衬底100,衬底100具有第一表面以及第二表面;
50.槽阵列210制备步骤,从衬底100的第一表面向衬底100内部形成槽阵列 210,相邻的槽阵列210之间为间隔阵列220;
51.氧化硅层310以及氧化硅槽320制备步骤,在衬底100的第一表面上以及间隔阵列220上逐步原位生成氧化硅,在第一表面上形成氧化硅层310,在间隔阵列220以及槽阵列210中形成氧化硅槽320;
52.氧化硅层310去除步骤,去除衬底100第一表面以及氧化硅槽320表面的氧化硅层310;
53.支撑层410制备步骤,在衬底100的第一表面以及氧化硅槽320的表面形成支撑层410;
54.温阻层500制备步骤,在支撑层410上形成图案化的温阻层500;
55.保护层600制备步骤,在支撑层410上以及温阻层500上形成图案化的保护层600;或,在支撑层410上以及温阻层500上形成支撑辅助层420,在支撑辅助层420上形成图案化的保护层600;
56.释放窗口制备步骤,在支撑层410上形成腔体释放窗口720;或,在支撑辅助层420上以及支撑层410上形成腔体释放窗口720,在支撑辅助层420上形成温阻层释放窗口710;
57.保护层600去除步骤,去除保护层600;
58.腔体800制备步骤,通过释放窗口去除氧化硅槽320,在氧化硅槽320处形成腔体800。
59.如图5所示,衬底100提供步骤中,选用的衬底100为硅衬底100,本发明的制备方法选用的硅衬底100材料的晶向不限,本发明的制备方法可以适用于不同晶向的硅衬底100,本领域技术人员可以根据实际需要合理选择适宜晶向的硅衬底100。该硅衬底100具有第一表面以及第二表面,第一表面相当于传统的衬底100正面,第二表面相当于传统的衬底100背面。
60.如图6和7所示,在槽阵列210制备步骤中,从衬底100的第一表面向衬底100内部形成槽阵列210,相邻的槽阵列210之间为间隔阵列220。可选的,可以通过光刻工艺或深反应离子刻蚀工艺在衬底100的第一表面指定区域内向衬底100内部进行刻蚀形成槽阵列210。槽阵列210中相邻的槽之间具有间隔,所有槽之间的间隔组成间隔阵列220。
61.作为一种可选实施方式,如图6和7所示,通过刻蚀在衬底100上形成的槽阵列210为条形槽阵列210,形成的间隔阵列220为条形间隔阵列220,即槽与间隔均为条形。在其他实施例中,通过刻蚀在衬底100上形成的槽也可以是其他结构,矩形、圆柱形等,与此同时,间隔具有与槽对应的结构。
62.如图8至10所示,在氧化硅层310以及氧化硅槽320制备步骤中,在衬底100的第一
表面上以及间隔阵列220上逐步原位生成氧化硅,随着反应的进行,消耗的硅材料越来越多,生成的氧化硅也越来越多,由于氧化硅的生长使得槽阵列210的槽开口逐步缩小,直至封口填实;与此同时,间隔随着硅材料的消耗逐渐缩小,直至完全消失;从而在第一表面上形成氧化硅层310,在间隔阵列 220以及槽阵列210中形成氧化硅槽320。
63.进一步优选的,在氧化硅层310以及氧化硅槽320制备步骤中,采用热氧化法原位生成氧化硅。可选的,热氧化法分为干氧氧化法和湿氧氧化法,其中,氧氧化法的化学反应式为si o2=sio2,湿氧氧化法的化学反应式为 si 2h2o=sio2 2h2。从中可以看出,无论是干氧氧化法还是湿氧氧化法,都需要消耗

si

。通常通过热氧化法所消耗的硅厚度近似为生成的氧化层厚度的0.45 倍。
64.因此,更进一步优选的,槽阵列210的槽宽度为0.5μm~2.0μm,间隔阵列 220的间隔宽度为0.5μm~2.0μm,常规使用的光刻机的分辨率既能满足该要求。进一步的,槽宽度以及间隔宽度可以根据实际需要进行相应的设计与调整。槽阵列210的槽宽度、间隔阵列220的间隔宽度对于本发明的制备方法至关重要,一方面本发明需要通过原位生成氧化硅牺牲间隔,最终使间隔的硅材料完全氧化生成氧化硅,以便于后续步骤中能够完全采用去除氧化硅槽320形成腔体800 结构;另一方面本发明需要使牺牲间隔生成的氧化硅完全填充与其相邻的槽,从而能够在硅衬底100的第一表面方向形成没有槽洞的、完整的氧化硅面,以便于后续步骤中在氧化硅面上设置相应的功能层和/或传感器芯片其他部件结构。在该实施方式中,槽阵列210的槽宽度为0.5μm~2.0μm,间隔阵列220 的间隔宽度为0.5μm~2.0μm,与此相应的,热氧化法通常生长2.0μm以下的氧化层,热氧化处理后,即能使宽度为0.5μm~2.0μm的间隔的硅材料从两侧完全被氧化为氧化硅,又能使生成的氧化硅向与间隔相邻的槽方向生长约0.5μ m~2.0μm,从而尽可能填充在槽中。
65.因此,更进一步的,槽宽度与间隔宽度的比优选为(40~50)∶100,槽宽度与间隔宽度的比更优选为45∶100。
66.值得注意的是,如图10所示,通过热氧化法填充槽阵列210后,有时会在槽中下部分形成氧化硅空隙330,本领域的技术人员可以认识到这种现象属正常常见现象,且不影响后续步骤以及腔体800结构的形成。
67.作为一种可选实施方式,槽阵列210的槽深度为腔体800的设计深度。如图8至10所示,在原位生成氧化硅的过程中,除槽阵列210的槽底部会牺牲部分硅材料生成氧化硅外,硅衬底100的第一表面也会牺牲部分硅材料生成氧化硅,故在深度方向上,氧化硅槽320的深度与槽阵列210的槽深度相同,进而再氧化硅槽320的基础上形成的腔体800深度与槽阵列210的槽深度相同,即可将槽阵列210的槽深度设置为腔体800的设计深度。
68.如图11所示,在氧化硅层310去除步骤中,用于去除氧化硅层310,使硅衬底100的第一表面以及氧化硅槽320裸露出来,以便在其上进一步形成支撑层410。进一步可选的,在氧化硅层310去除步骤中,采用湿法腐蚀工艺(boe 或hf)、干法刻蚀工艺以及化学机械抛光工艺其中的任意一种去除氧化硅层 310。本领域的技术人员应该认识到,具体采用何种的工艺去除氧化硅层310可根据实际需求进行相应的选择。
69.其中,boe为buffered oxide etch缓冲刻蚀剂,是以nh4f和hf以及表面活化剂的混合物,主要用来刻蚀晶圆上的氧化硅。
70.如图12所示,在支撑层410制备步骤中,在衬底100的第一表面以及氧化硅槽320的
表面形成支撑层410。例如,可以采用低压力化学气相沉积法或等离子体增强化学气相淀积法沉积氮化硅作为支撑层410。在其他实施例中,也可以选择不同的材料作为支撑层410。优选的,支撑层410的厚度优选为0.8μm~2.0 μm,更优选为1.2μm~1.6μm。
71.如图13和图14所示,在温阻层500制备步骤中,在支撑层410上形成图案化的温阻层500。通过图形化,在支撑层410上沉积含金属材料的各类图形;所沉积的含金属材料可以是单层的,也可以是多层的;所沉积的含金属材料所含有的金属为在通电情况下能够作为电热装置金属,并且随着温度的变化,该金属表现出的电阻率也相应的随着温度变化。例如,含金属材料所含的金属可以是含有铂金(pt,platinum)。在此需要明确指出,本发明所沉积形成的图形化的温阻层500的形状、布局、线条尺寸、厚度和圈数都不限制本发明的内容,可以根据不同的需要进行调整。
72.如图13所示的实施例,在保护层600制备步骤中,先在支撑层410上以及温阻层500上形成支撑辅助层420,然后在支撑辅助层420上形成图案化的保护层600。如图14所示的另一实施例,在保护层600制备步骤中,在支撑层410 上以及温阻层500上形成图案化的保护层600。设置保护层600的目的是可以保护温阻层500、部分支撑层410和/或支撑辅助层420。可选的,保护层600所使用的材料为光刻胶(pr,photo resist)。保护层600对应温阻层500的含铂金属材料部分以及部分对应氧化硅槽320部分留白,即保护层600主要用于保护支撑层410,部分需要设置腔体释放窗口720的部分以及需要设置温阻层释放窗口 710部分外,均覆盖有保护层600,以使支撑层410在释放窗口制备步骤中得以保留。
73.如图15所示,在释放窗口制备步骤中,在支撑辅助层420上以及支撑层410 上形成腔体释放窗口720,在支撑辅助层420上形成温阻层释放窗口710;可选的,通过光刻工艺或刻蚀工艺去除保护层600未覆盖的区域,即去除部分支撑辅助层420以及支撑层410,从而使部分温阻层500以及部分氧化硅槽320裸露出来。
74.在如图14所示的实施例中,由于未设置支撑辅助层420,因此在释放窗口制备步骤中,可以直接在支撑层410上通过光刻工艺或刻蚀工艺去除保护层600 未覆盖的支撑层410区域,从而使部分氧化硅槽320裸露出来。
75.作为一种可选实施方式,在释放窗口制备步骤之后,即可以先进行保护层 600去除步骤,也可以先进行腔体800制备步骤,具体可以根据工艺设计进行选择。
76.如图16所示,在保护层600去除步骤中,通过常规方法去除保护层600即可。
77.如图1和图2所示,在腔体800制备步骤中,通过释放窗口去除氧化硅槽 320,在氧化硅槽320处形成腔体800。可选的,由于氧化硅可以通过湿法腐蚀工艺(boe或hf或hf vapour等)进行氧化硅槽320结构释放,形成腔体800。氧化硅利用boe或hf或hf vapour等的腐蚀速率是硅利用tmah或koh等的腐蚀速率的10倍,从而能够大大缩短了工艺时间,提高了腔体800的制备效率,而且腐蚀后无残留。
78.其中,hf vapour为氢氟酸或氢氟酸蒸汽;tmah为四甲基氢氧化铵,是一种硅的各向异性腐蚀液;koh为氢氧化钾,一种硅的各向异性腐蚀。
79.进一步地,传统的可通过硅表面腐蚀形成腔体800,但是此技术有多种不同的工艺方法,普遍存在的问题是工艺步骤繁琐,易受代工厂工艺能力限制;如传统的背面腐蚀工艺首先要求衬底100必须为(100)晶向,限制了衬底100的选择,其次,请参阅图4所示,若要形成与本发明相同尺寸的腔体800,那么其背面腐蚀窗口的尺寸就会变的很大,使得芯片面积
较本发明要大的多,同时其腐蚀时间也远远大于本发明的腐蚀时间,从而影响生产效率和制作成本;此外,传统的通过硅片熔融键合技术和硅片减薄技术形成腔体800结构,需要先将一片带有腔体800的硅片和另一片作为器件层使用的硅片进行键合,然后对作为器件层的硅片进行减薄,形成所需的悬空膜和下方的腔体800,键合工艺为单片工艺,生产周期长,设备门槛相对常规代工厂较高,制作成本也高;此外,传统的采用多孔硅技术形成腔体800,由于制作设备和工艺能力要求的限制,一般的mems代工厂没有此工艺,工艺复杂,成本较高。
80.实施例1
81.准备用于制备传感器芯片的6英寸硅衬底100,硅衬底100的厚度为400μ m,芯片尺寸2mm
×
2mm,每1片6寸硅衬底100约有5300颗芯片。通过光刻工艺在硅衬底100的正面间隔2.0微米刻蚀条形槽,槽宽为2.0μm,槽深为8μm,条形槽的长度为260μm,相邻最远的槽间隔260μm(以槽的最外边缘)。通过干热氧化法将硅衬底100的正面和条形槽内逐步氧化生成氧化硅。采用化学机械抛光法(cmp)去除衬底100正面的氧化硅层310,直至硅衬底 100正面的硅材料以及氧化硅槽320裸露,形成的氧化硅槽320的长和宽均为 280μm。在硅衬底100的正面和氧化硅槽320(原条形槽及间隔位置)上通过低压力化学气相淀积法沉积厚度为0.4μm的氮化硅作为支撑层410。在支撑层 410上沉积一层图案化的含铂金属材料的温阻层500,温阻层500为一层,厚度为0.2μm。在支撑层410上以及温阻层500上通过等离子体增强化学气相淀积法沉积厚度为0.8μm的氮化硅作为支撑辅助层420。在支撑辅助层420上沉积一层图案化的光刻胶作为保护层600,保护层600的厚度为1.0μm。通过光刻工艺去除对应温阻层500的支撑辅助层420形成温阻层释放窗口710,去除部分支撑辅助层420和对应的支撑层410形成腔体释放窗口720。去除保护层 600并通过boe缓冲刻蚀剂刻蚀氧化硅槽320部分,形成腔体800。
82.实施例1在6寸晶圆代工厂的纯工艺总时长约为5760min,生产每万件传感器芯片的合格率为大于等于95%,每万件传感器芯片的生产成本为约3000元。包含衬底100成本、生产运行成本(原材料、人工、测试等)。
83.本发明的第二大方面提出了一种传感器芯片,该传感器芯片采用上述的制备方法制备而成。通过上述制备方法制备的传感器芯片支撑层410厚度更匀称,强度更稳定,能够有效避免支撑层410的破碎,并且支撑层410的有效面积更大、腔体800的深度更容易控制,能够给设计人员提供更多设计余量和空间。具体的制备方法在前文中已经进行了详细的描述,在此不再赘述。
84.以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
转载请注明原文地址: https://doc.8miu.com/read-1550126.html

最新回复(0)