芯片FT与EQC一体化测试方法及系统与流程

芯片ft与eqc一体化测试方法及系统
技术领域
1.本发明涉及芯片测试的技术领域，特别涉及一种芯片ft与eqc一体化测试方法及系统。


背景技术：

2.芯片在封装后会进行ft(final test)测试也被称为封装测试(package test),以及eqc(electronic quality control)测试。ft测试是对每颗ic封装后对ic的功能还有其规定标准进行测试。eqc就是对测试合格的芯片进行内部烧码的校验，查看此批次的芯片是否存在错误烧码产品，当eqc测试失败时，会对此批次芯片重新进行检测。
3.目前行业针对测编一体的芯片测试流程中，在测完ft测试后，往往需要拆开编带再抽取部分进行eqc测试，这种方法测试十分不便，浪费时间，测试效率低下，且提高了人力及材料成本。


技术实现要素：

4.本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种芯片ft与eqc一体化测试方法，能够提高测试效率，节省人力及材料成本。
5.本发明还提出一种具有上述芯片ft与eqc一体化测试方法的芯片ft与eqc一体化测试系统。
6.根据本发明的第一方面实施例的芯片ft与eqc一体化测试方法，包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；所述单片机接收所述烧码数据并保存至外部flash内，并将所述烧码数据烧录至待测芯片中；所述上位机通过所述单片机对所述待测芯片进行ft测试，若检测到通过所述ft测试的所述待测芯片的数量大于等于预设eqc测试需求数量，则对通过所述ft测试的所述待测芯片进行eqc测试。
7.根据本发明实施例的芯片ft与eqc一体化测试方法，至少具有如下有益效果：通过将烧码数据写在测试程序中，在启动测试时通过单片机对芯片进行烧写，对芯片ft测试的同时将通过ft测试的芯片可并行进行eqc测试，实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。
8.根据本发明的一些实施例，所述上位机向所述单片机发送所述烧码数据的方法包括：所述上位机首次运行所述测试程序时，基于所述测试配置表判断是否执行烧码操作；若执行烧码操作，则所述上位机从所述测试程序中读取所述烧码数据，向所述单片机发送烧码中断后，发送所述烧码数据。
9.根据本发明的一些实施例，所述单片机接收到所述烧码中断后，通过串口接收所述烧码数据并保存，并通过i2c总线将所述烧码数据烧录至所述待测芯片。
10.根据本发明的一些实施例，所述单片机通过i2c总线获取所述待测芯片的烧录返
回值，并通过串口发送给所述上位机，所述上位机根据所述烧录返回值判断是否烧录成功。
11.根据本发明的一些实施例，所述上位机根据所述测试配置表判断是否执行eqc测试，若执行所述eqc测试，检测到通过所述ft测试的所述待测芯片的数量等于所述预设eqc测试需求数量的整数倍，则对通过所述ft测试的所述待测芯片进行eqc测试。
12.根据本发明的一些实施例，所述上位机提供交互界面，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的eqc配置项，并保存至所述测试配置表，其中所述eqc配置项包括：是否进行eqc测试以及所述预设eqc测试需求数量。
13.根据本发明的一些实施例，所述测试配置表包括：测试项编号、测试项名称、测试类型、ft测试检测阈值及错误分类。
14.根据本发明的第二方面实施例的芯片ft与eqc一体化测试系统，包括：上位机，用于根据测试请求运行对应的测试程序，对待测芯片进行fq测试及eqc测试，所述上位机包括：烧写模块，用于基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；以及，eqc测试控制模块，用于确定通过所述ft测试的所述待测芯片的数量是否大于等于预设eqc测试需求数量，若是，则对通过所述ft测试的所述待测芯片进行eqc测试；单片机，分别与所述上位机及所述待测芯片连接，用于接收所述烧码数据并保存至外部flash内，并将所述烧码数据烧录至所述待测芯片中。
15.根据本发明实施例的芯片ft与eqc一体化测试系统，至少具有如下有益效果：通过将烧码数据写在测试程序中，在启动测试时通过单片机对芯片进行烧写，对芯片ft测试的同时将通过ft测试的芯片可并行进行eqc测试，实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。
16.根据本发明的一些实施例，所述上位机通过串口与所述单片机连接，所述单片机通过i2c总线与所述待测芯片连接。
17.根据本发明的一些实施例，所述上位机还包括：交互界面模块，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的eqc配置项，并保存至所述测试配置表，其中所述eqc配置项包括：是否进行eqc测试以及所述预设eqc测试需求数量。
18.本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
19.本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
20.图1为本发明实施例的方法的流程示意图；
21.图2为本发明实施例中的上位机、单片机及待测芯片的连接示意图；
22.图3为实施本发明实施例的方法后芯片的详细测试示意图；
23.图4为本发明实施例的系统的模块示意框图。
24.附图标记：
25.上位机100、单机200；烧写模块110、eqc测试控制模块120。
具体实施方式
26.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
27.在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。在本发明的描述中，步骤标号仅是为了描述的方便或者引述的方便所作出的标识，各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
28.参照图1，本发明的实施例的方法包括：上位机根据测试请求运行对应的测试程序，基于测试配置表从测试程序中读取烧码数据，通过中断方式向单片机发送烧码数据；单片机接收烧码数据并保存至外部flash内，并将烧码数据烧录至待测芯片中；上位机通过单片机对待测芯片进行ft测试，若检测到通过ft测试的待测芯片的数量大于等于预设eqc测试需求数量，则对通过ft测试的待测芯片进行eqc测试。
29.本发明的实施例中，上位机、单片机与待测芯片的硬件连接示意，如图2所示。上位机通过串口与单片机连接，单片机通过i2c总线与待测芯片连接。测试人员可根据测试ic所需要的功能，在测试程序中加入所需的烧写数据，测试程序发送烧码中断。单片机响应于上位机发送的烧码中断，通过触发中断获取上位机发送的烧写数据。上位机通过rs232转串口与测试板的单片机进行通信，上位机发送的烧写数据通过uart_tx发送至单片机，单片机通过i2c总线给待测芯片进行内部烧码，并通过i2c通信获取烧码返回值给单片机，单片机通过uart_rx将该烧码返回值发送给上位机，上位机根据该烧码返回值识别单片机是否烧录成功。
30.上位机提供了一个交互界面，用于接收测试请求，设置对应的测试程序是否开启在线eqc测试，若测试程序配置为开启在线eqc测试，则再设置预设eqc测试需求数量eqctestnum，表示对应每多少颗芯片通过ft测试则对这些通过ft测试的芯片进行eqc测试，并在该测试程序增加对应的eqc测试项。
31.本实施例中，上位机基于测试配置表对待测芯片进行ft测试及eqc测试。测试配置表中的内容包括：测试项编号、测试项名称、测试类型、ft测试检测阈值及错误分类。测试员可根据不同的客户，不同的业务需求以及不同型号的待测芯片设置为不同的测试项，通过测试项编号标识区别测试项，为测试项命名并保存为测试名称，测试类型表示对应的测试项是否进行在线eqc测试，ft测试检测阈值表示ft测试通过的上下限，错误分类为未通过本测试项对应的错误分类，便于测试人员及开发人员定位问题。测试配置还包括：烧码操作开关。上位机启动测试程序，在测试程序首次运行时，根据烧码操作开关的开启状态，确定是否发送烧码中断。若烧码操作开关被打开，则上位机从测试程序中读取烧码数据，向单片机发送烧码中断后，再发送烧码数据；单片机接收到来自上位机的烧码中断，接收烧码数据并
保存至外部的flash中，然后对待测芯片进行烧录。这样，测试人员无需每次都对单片机内部进行重写，烧码完整单片机程序，仅需要对芯片的测试程序进行修改，节省了时间，避免传统测试中需要将单片机从测试代工厂取回，再编译烧录，再拿去测试代工厂的工作流程，每次测试完成一批芯片后，上位机会发送指令使测试ft板关闭电源，重置单片机外部flash，等待下次测试时，修改测试程序编码，就会重新烧录客户所需新的编码，操作更加简便灵活；且相较于使用ate设备进行pattern测试来进行烧写编码，本发明的实施例仅需一块单片机和ft测试板即可完成对芯片的烧写编码，降低了成本。
32.上位机根据烧录返回值判断待测芯片是否烧录成功，并对烧录成功的待测芯片进行ft测试及eqc测试，参照图3。读取测试配置表，若当前测试项对应的配置项中的测试类型为：执行在线eqc测试，则先进行ft测试，并对通过ft测试的待测芯片进行eqc测试；若则，仅执行ft测试。
33.如果仅对芯片执行ft测试，测试流程如下。若当前芯片ft测试失败，则根据测试配置表标记当前芯片相应的错误类别。如当前测试项为testitem99，配置表中测试项testitem99对应的错误类型为5，则标记该芯片错误类型为5，若类型5对应不良品，则按不良品包装。测试程序继续对下一芯片进行ft测试。另一方面，若当前芯片ft测试成功，则对该芯片进行编带，准备eqc测试；并返回继续对下一芯片进行ft测试。
34.如果需执行在线eqc测试，则先进行ft测试，测试过程与上述仅执行ft测试类似，并记录通过ft测试的待测芯片的数量及芯片标识号。上位机若检测到通过ft测试的待测芯片的数量等于预设eqc测试需求数量eqctestnum的整数倍，则对通过ft测试的待测芯片进行eqc测试。若测试结果为失败，则根据测试失败的分类结果进行相应的包装，并查找eqc失败的原因；否则，对下一批芯片继续进行测试，且本次eqc测试通过的芯片可以进行编带进行下一轮的抽检测试。本发明的实施例通过将eqc测试集成到ft测试程序，比起ft测试完成后再进行eqc测试减少了编带时间成本，相较于在ft测试程序和eqc测试程序之间切换，减少了出错率，因减少了切换测试程序时间，也提高了测试效率更高。在工厂测编一体的情况下，避免了结束ft测试后再进行eqc的编带的材料成本和人工成本，缩短了测试时间，提高了测试效率。且eqc测试主要是对芯片内部烧码进行判断，而本发明将烧码和eqc测试同步，很大程度上减少了芯片内部烧码错误的问题，进一步提高了eqc测试的通过率，减少了误判的可能性。
35.本发明的实施例的系统，参照图4，包括：上位机100，用于根据测试请求运行对应的测试程序，对待测芯片进行fq测试及eqc测试；单片机200，分别与上位机及待测芯片连接，用于接收烧码数据并保存至ram内，并将烧码数据烧录至待测芯片中。其中，上位机100包括：烧写模块110，用于基于测试配置表从测试程序中读取烧码数据，通过中断方式向单片机发送烧码数据；以及，eqc测试控制模块120，用于确定通过ft测试的待测芯片的数量是否大于等于预设eqc测试需求数量，若是，则对通过ft测试的待测芯片进行eqc测试。上位机100还包括：交互界面模块(图中未示出)，用于根据业务需求编辑测试程序，添加相应的烧码数据，以及，配置测试程序的eqc配置项，并保存至测试配置表，其中eqc配置项包括：是否进行eqc测试以及预设eqc测试需求数量。
36.尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功
能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种例示性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的例示性具体实施和架构的许多其它修改也处于本公开的范围内。
37.上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。
38.因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。
39.本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。
40.软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。
41.软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。
42.上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

技术特征：
1.一种芯片ft与eqc一体化测试方法，其特征在于，包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；所述单片机接收所述烧码数据并保存至外部flash，并将所述烧码数据烧录至待测芯片中；所述上位机通过所述单片机对所述待测芯片进行ft测试，若检测到通过所述ft测试的所述待测芯片的数量大于等于预设eqc测试需求数量，则对通过所述ft测试的所述待测芯片进行eqc测试。2.根据权利要求1所述的芯片ft与eqc一体化测试方法，其特征在于，所述上位机向所述单片机发送所述烧码数据的方法包括：所述上位机首次运行所述测试程序时，基于所述测试配置表判断是否执行烧码操作；若执行烧码操作，则所述上位机从所述测试程序中读取所述烧码数据，向所述单片机发送烧码中断后，发送所述烧码数据。3.根据权利要求2所述的芯片ft与eqc一体化测试方法，其特征在于，所述单片机接收到所述烧码中断后，通过串口接收所述烧码数据并保存，并通过i2c总线将所述烧码数据烧录至所述待测芯片。4.根据权利要求2所述的芯片ft与eqc一体化测试方法，其特征在于，所述单片机通过i2c总线获取所述待测芯片的烧录返回值，并通过串口发送给所述上位机，所述上位机根据所述烧录返回值判断是否烧录成功。5.根据权利要求1所述的芯片ft与eqc一体化测试方法，其特征在于，所述上位机根据所述测试配置表判断是否执行eqc测试，若执行所述eqc测试，且检测到通过所述ft测试的所述待测芯片的数量等于所述预设eqc测试需求数量的整数倍，则对通过所述ft测试的所述待测芯片进行eqc测试。6.根据权利要求1所述的芯片ft与eqc一体化测试方法，其特征在于，所述上位机提供交互界面，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的eqc配置项，并保存至所述测试配置表，其中所述eqc配置项包括：是否进行eqc测试以及所述预设eqc测试需求数量。7.根据权利要求1所述的芯片ft与eqc一体化测试方法，其特征在于，所述测试配置表包括：测试项编号、测试项名称、测试类型、ft测试检测阈值及错误分类。8.一种芯片ft与eqc一体化测试系统，使用权利要求1至7中任一项的方法，其特征在于，包括：上位机，用于根据测试请求运行对应的测试程序，对待测芯片进行fq测试及eqc测试，所述上位机包括：烧写模块，用于基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；以及，eqc测试控制模块，用于确定通过所述ft测试的所述待测芯片的数量是否大于等于预设eqc测试需求数量，若是，则对通过所述ft测试的所述待测芯片进行eqc测试；单片机，分别与所述上位机及所述待测芯片连接，用于接收所述烧码数据并保存至外部flash内，并将所述烧码数据烧录至所述待测芯片中。9.根据权利要求8所述的芯片ft与eqc一体化测试系统，其特征在于，所述上位机通过
串口与所述单片机连接，所述单片机通过i2c总线与所述待测芯片连接。10.根据权利要求8所述的芯片ft与eqc一体化测试系统，其特征在于，所述上位机还包括：交互界面模块，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的eqc配置项，并保存至所述测试配置表，其中所述eqc配置项包括：是否进行eqc测试以及所述预设eqc测试需求数量。
技术总结
本发明公开了芯片FT与EQC一体化测试方法及系统，该方法包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从测试程序中读取烧码数据，通过中断方式向单片机发送烧码数据；单片机接收烧码数据并保存至RAM内，并将烧码数据烧录至待测芯片中；上位机通过单片机对待测芯片进行FT测试，若检测到通过FT测试的待测芯片的数量大于等于预设EQC测试需求数量，则对通过FT测试的待测芯片进行EQC测试。本发明实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。测试操作更加便利。测试操作更加便利。


技术研发人员：吴春诚 徐磊 赵世伟
受保护的技术使用者：珠海芯网测控有限公司
技术研发日：2021.03.19
技术公布日：2021/6/29