本发明涉及计算机，尤其涉及一种基于非关键路径的信号绕线调整方法、电子设备和介质。
背景技术：
1、在由多片现场可编程门阵列(field-programmable gate array，简称fpga)组成的原型验证系统或硬件仿真系统中，需要为跨越fpga连接的用户设计信号寻找到最佳路径，以尽可能减少信号传输时延，满足用户设计的最佳时序性能。
2、现有技术中，时序驱动的绕线流程通常是基于最短路径的绕线，同时使用平均时分复用率(timing division multiplexing ratio，简称tdr)分配方式，以构建出信号绕线结果，。但是，由于信号数量多，不同信号可能具有不同的时延需求，现有的信号绕线方式会导致部分信号无法满足系统时序性能，从而降低用户设计的系统性能。由此可知，如何调整信号绕线提高用户设计的系统性能成为亟待解决的技术问题。
技术实现思路
1、本发明目的在于，提供一种基于非关键路径的信号绕线调整方法、电子设备和介质，提高了用户设计的系统性能。
2、根据本发明第一方面，提供了一种基于非关键路径的信号绕线调整方法，包括：
3、步骤s1、获取fpga系统中包含关键路径的fpga通道{a1,a2,...,am,...,am}，其中，am为第m个包含关键路径的fpga通道，m的取值范围为1到m，m为fpga系统中包含关键路径的fpga通道总数，所述关键路径为具有最差延时裕量的信号所传输的路径，所述fpga通道为fpga系统中存在电缆连接的两个fpga之间的通道，a1,a2,...,am,...,am按照所包含关键路径数量从大到小的顺序排序；
4、步骤s2、设置m＝1,执行步骤s3；
5、步骤s3、将am中的非关键路径按照时间裕量从大到小的顺序排列，并从获取排在前b个的非关键路径对应的待处理信号{u1m,u2m,...,ubm,...,ubm}，其中，ub为第b个非关键路径对应的待处理信号，b的取值范围为1到b；
6、步骤s4、为每一ubm选择一个重绕路径；
7、步骤s5、将当前fpga系统中ubm的绕线路径清除，并按照每一ubm对应的重绕路径为每一ubm重新绕线，生成重绕后的绕线信息；
8、步骤s6、判断重绕后的绕线信息对应的系统性能是否优于重绕前的绕线信息对应的系统性能，若是，则接受本次重绕后的绕线信息。
9、根据本发明第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明第一方面所述的方法。
10、根据本发明第三方面，提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机指令用于执行本发明第一方面所述的方法。
11、本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于非关键路径的信号绕线调整方法、电子设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
12、本发明先获取fpga系统中按照所包含关键路径数量从大到小的顺序排序包含关键路径的fpga通道，然后将包含关键路径的fpga通道中的非关键路径进行重绕，为包含关键路径的fpga通道中的关键路径释放空间，并在确认优于重绕前的绕线信息对应的系统性能时再接收重绕后的绕线信息，从而通过fpga系统中基于非关键路径的局部信号绕线优化，提高了用户设计的系统性能。
1.一种基于非关键路径的信号绕线调整方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求1所述的方法，其特征在于，所述步骤s4包括：
4.根据权利要求3所述的方法，其特征在于，所述步骤s43中，若ubm对应的最小d4amb存在多个，则将路径更短的最小d4amb对应的ulamb确定为ubm对应的重绕路径。
5.根据权利要求3所述的方法，其特征在于，
6.根据权利要求1所述的方法，其特征在于，
7.根据权利要求1所述的方法，其特征在于，
8.一种电子设备，其特征在于，包括：
9.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行前述权利要求1-7中任一项所述的方法。
