本发明涉及一种上拉电压侦测电路，特别涉及一种可自动侦测上拉电压的上拉电压侦测电路。
背景技术：
1、集成电路间(i2c)总线为一种可实施于上千个许多公司制造的不同集成电路上的世界级标准。i2c的简化配置如图1所示。上拉电压vdd是用于漏极开路(open-drain)电路的上拉电轨电压。基于不同的上拉电压vdd，i2c的电压阈值必须分别改变。最常见的上拉电压为5v、3.3v、1.8v及1.2v。要设计单一可满足不同上拉电压vdd下的逻辑阈值电压规格的电路是困难的。在过去，为了对应不同上拉电压vdd的逻辑阈值电压规格，芯片分类成具有不同efuse(电子熔丝)设定的不同产品料号，其会造成管理芯片存货列表要花更多精力。
2、有鉴于此，本发明即针对上述现有技术的不足，提出一种可自动侦测上拉电压并适应性选择对应的逻辑阈值电压的上拉电压侦测电路。
技术实现思路
1、于一观点中，本发明提供一种上拉电压侦测电路，位于一集成电路内，用于一串行总线，其中该串行总线包括一通信信号，该通信信号于至少一通信时段中，基于一上拉电压通过开漏极方式切换以进行通信，该上拉电压于该集成电路外部耦接于该串行总线，该上拉电压根据该串行总线的规格具有多个上拉电压位准，该上拉电压侦测电路包含：至少一比较电路，用以于一侦测程序中，比较该通信信号或其分压与至少一参考电压，而产生至少一比较结果；以及一选择电路，用以根据该至少一比较结果，从至少二预定(predetermined)电压中，选择其中之一作为对应于该上拉电压的一逻辑阈值电压；其中于该至少一通信时段中，该通信信号与该逻辑阈值电压比较以判断该通信信号的逻辑状态，由此于该串行总线进行通信。
2、于一实施例中，上拉电压侦测电路还包含一逻辑电路，其中该至少一比较电路包括至少二比较电路，该至少一比较结果包括至少二比较结果，其中该逻辑电路用以根据该至少二比较结果而产生一判断信号，其中该选择电路根据该判断信号从该至少二预定电压中，选择其中之一作为该逻辑阈值电压。
3、于一实施例中，该至少一参考电压包括至少二参考电压，该至少二比较电路的每一该比较电路比较该通信信号或其分压与对应的该参考电压，以产生对应的该比较结果。
4、于一实施例中，用于该串行总线的该逻辑阈值电压的一预设(default)值，为该至少二预定电压中的最小者。
5、于一实施例中，当该通信信号或其分压低于对应的该参考电压时，所对应的该比较结果以第一状态二进制代码示意，而当该通信信号或其分压不低于对应的该参考电压时，所对应的该比较结果以第二状态二进制代码示意；其中该至少二比较结果组成一二进制数以作为该判断信号，且该逻辑电路根据该二进制数，选择对应的该预定电压作为该逻辑阈值电压。
6、于一实施例中，该二进制数的最低位对应该至少二参考电压的最小者，且该二进制数的最高位对应该至少二参考电压的最大者，且该二进制数由低至高的每一位对应该至少二参考电压的由低至高的每一者。
7、于一实施例中，当该二进制数中，相对较高的该位为第二状态二进制代码，且相对较低的任一该位为第一状态二进制代码时，重置该侦测程序。
8、于一实施例中，上拉电压侦测电路还包含一逻辑电路，其中该至少一比较电路包括单一该比较电路，该至少一比较结果包括单一该比较结果，该至少一参考电压包括至少二参考电压，其中该逻辑电路用以基于一预设搜寻法则，依序产生多个该参考电压选择信号，以切换该至少二参考电压，以依序比较该至少二参考电压与该通信信号sda或其分压而依序产生对应的多个该比较结果，进而根据多个该比较结果产生一判断信号，其中该选择电路根据该判断信号从至少二该预定电压中，选择其中之一作为该逻辑阈值电压。
9、于一实施例中，该侦测程序操作于以下时段的至少之一：电源开启重置期间之后且于该至少一通信时段中的第一个该通信时段之前未进行通信的时段；或者该至少一通信时段中的任两个该通信时段之间未进行通信的时段。
10、于一实施例中，上拉电压侦测电路还包含至少一去突波电路，对应耦接于该至少一比较电路，该至少一去突波电路用以将对应的该至少一比较结果执行去突波操作。
11、于一实施例中，每一该上拉电压位准具有对应的一上限电压与一下限电压，该上限电压与该下限电压之间定义该上拉电压位准的一上拉电压范围，且该至少一参考电压中的每一该参考电压介于两对应相邻的该上拉电压范围之间。
12、于一实施例中，该串行总线为集成电路间(i2c，inter-integrated circuit)总线。
13、于另一观点中，本发明提供一种上拉电压侦测方法，用于一串行总线，其中该串行总线包括一通信信号，该通信信号于至少一通信时段中，基于一上拉电压通过开漏极方式切换以进行通信，该上拉电压根据该串行总线的规格具有多个字准，该上拉电压侦测方法包含：于一侦测程序中，比较该通信信号或其分压与至少一参考电压，而产生至少一比较结果；以及根据该至少一比较结果，从至少二预定(predetermined)电压中，选择其中之一作为对应于该上拉电压的一该逻辑阈值电压；其中于该至少一通信时段中，该通信信号与该逻辑阈值电压比较以判断该通信信号的逻辑状态，由此于该串行总线进行通信。
14、本发明的优点为本发明的上拉电压侦测电路可自动侦测上拉电压、可随时使能或禁止或变更参考电压、不用设定、不需额外引脚。
15、以下将通过具体实施例详加说明，以更容易了解本发明的目的、技术内容、特点及其所实现的效果。
1.一种上拉电压侦测电路，位于一集成电路内，用于一串行总线，其中该串行总线包括一通信信号，该通信信号于至少一通信时段中，基于一上拉电压通过开漏极方式切换以进行通信，该上拉电压于该集成电路外部耦接于该串行总线，该上拉电压根据该串行总线的规格具有多个上拉电压位准，该上拉电压侦测电路包含：
2.如权利要求1所述的上拉电压侦测电路，其中，还包含一逻辑电路，其中该至少一比较电路包括至少二比较电路，该至少一比较结果包括至少二比较结果，其中该逻辑电路用以根据该至少二比较结果而产生一判断信号，其中该选择电路根据该判断信号从该至少二预定电压中，选择其中之一作为该逻辑阈值电压。
3.如权利要求2所述的上拉电压侦测电路，其中，该至少一参考电压包括至少二参考电压，该至少二比较电路的每一该比较电路比较该通信信号或其分压与对应的该参考电压，以产生对应的该比较结果。
4.如权利要求3所述的上拉电压侦测电路，其中，用于该串行总线的该逻辑阈值电压的一预设值，为该至少二预定电压中的最小者。
5.如权利要求3所述的上拉电压侦测电路，其中，当该通信信号或其分压低于对应的该参考电压时，所对应的该比较结果以第一状态二进制代码示意，而当该通信信号或其分压不低于对应的该参考电压时，所对应的该比较结果以第二状态二进制代码示意；其中该至少二比较结果组成一二进制数以作为该判断信号，且该逻辑电路根据该二进制数，选择对应的该预定电压作为该逻辑阈值电压。
6.如权利要求5所述的上拉电压侦测电路，其中，该二进制数的最低位对应该至少二参考电压的最小者，且该二进制数的最高位对应该至少二参考电压的最大者，且该二进制数由低至高的每一位对应该至少二参考电压的由低至高的每一者。
7.如权利要求6所述的上拉电压侦测电路，其中，当该二进制数中，相对较高的该位为第二状态二进制代码，且相对较低的任一该位为第一状态二进制代码时，重置该侦测程序。
8.如权利要求1所述的上拉电压侦测电路，其中，还包含一逻辑电路，其中该至少一比较电路包括单一该比较电路，该至少一比较结果包括单一该比较结果，该至少一参考电压包括至少二参考电压，其中该逻辑电路用以基于一预设搜寻法则，依序产生多个该参考电压选择信号，以切换该至少二参考电压，以依序比较该至少二参考电压与该通信信号或其分压而依序产生对应的多个该比较结果，进而根据多个该比较结果产生一判断信号，其中该选择电路根据该判断信号从至少二该预定电压中，选择其中之一作为该逻辑阈值电压。
9.如权利要求1所述的上拉电压侦测电路，其中，该侦测程序操作于以下时段的至少之一：
10.如权利要求1所述的上拉电压侦测电路，其中，还包含至少一去突波电路，对应耦接于该至少一比较电路，该至少一去突波电路用以将对应的该至少一比较结果执行去突波操作。
11.如权利要求1所述的上拉电压侦测电路，其中，每一该上拉电压位准具有对应的一上限电压与一下限电压，该上限电压与该下限电压之间定义该上拉电压位准的一上拉电压范围，且该至少一参考电压中的每一该参考电压介于两对应相邻的该上拉电压范围之间。
12.如权利要求1所述的上拉电压侦测电路，其中该串行总线为集成电路间(i2c)总线。
13.一种上拉电压侦测方法，用于一串行总线，其中该串行总线包括一通信信号，该通信信号于至少一通信时段中，基于一上拉电压通过开漏极方式切换以进行通信，该上拉电压根据该串行总线的规格具有多个上拉电压位准，该上拉电压侦测方法包含：
14.如权利要求13所述的上拉电压侦测方法，其中，该至少一参考电压包括至少二参考电压，且该至少一比较结果包括至少二比较结果，该上拉电压侦测方法还包含：
15.如权利要求14所述的上拉电压侦测方法，其中，用于该串行总线的该逻辑阈值电压的一预设值，为该至少二预定电压中的最小者。
16.如权利要求14所述的上拉电压侦测方法，其中，当该通信信号或其分压低于对应的该参考电压时，所对应的该比较结果以第一状态二进制代码示意，而当该通信信号或其分压不低于对应的该参考电压时，所对应的该比较结果以第二状态二进制代码示意；其中该至少二比较结果组成一二进制数以作为该判断信号，且该根据该判断信号从该至少二预定电压中，选择其中之一作为该逻辑阈值电压的步骤包括：根据该二进制数，选择对应的该预定电压作为该逻辑阈值电压。
17.如权利要求16所述的上拉电压侦测方法，其中，该二进制数的最低位对应该至少二参考电压的最小者，且该二进制数的最高位对应该至少二参考电压的最大者，且该二进制数由低至高的每一位对应该至少二参考电压的由低至高的每一者。
18.如权利要求17所述的上拉电压侦测方法，其中，当该二进制数中，相对较高的该位为第二状态二进制代码，且相对较低的任一该位为第一状态二进制代码时，重置该侦测程序。
19.如权利要求13所述的上拉电压侦测方法，其中，该侦测程序操作于该侦测程序操作于以下时段的至少之一：
20.如权利要求13所述的上拉电压侦测方法，其中，还包含：将该至少一比较结果执行去突波操作。
21.如权利要求13所述的上拉电压侦测方法，其中每一该上拉电压位准具有对应的一上限电压与一下限电压，该上限电压与该下限电压之间定义该上拉电压位准的一上拉电压范围，且该至少一参考电压中的每一该参考电压介于两对应相邻的该上拉电压范围之间。
22.如权利要求13所述的上拉电压侦测方法，其中，该串行总线为集成电路间(i2c)总线。
