本公开的实施例总体上涉及半导体技术，更具体地，涉及包括以三维布置的存储单元的半导体器件及其制造方法。
背景技术：
1、为了满足近来对存储器件的大容量和小型化的需求，已提出了包括以三维布置的存储单元的三维(3-d)存储器件。
技术实现思路
1、本公开的实施例涉及包括高度集成的存储单元的3-d半导体器件(下文中简称为半导体器件)以及用于制造该半导体器件的方法。
2、根据本公开的实施例，一种用于制造半导体器件的方法包括：在下结构之上形成半导体层图案；形成覆盖半导体层图案的栅电介质层；在栅电介质层之上形成围绕半导体层图案并且包括彼此面对的第一边缘部分和第二边缘部分的导电层；使导电层的第一边缘部分和第二边缘部分水平凹陷，以在栅电介质层之上形成分别设置在半导体层图案的上表面和下表面上的水平导线对。
3、根据本公开的另一实施例，一种半导体器件包括：在下结构之上在第一方向上垂直定向的位线；从位线在第二方向上水平定向的半导体层图案；完全覆盖半导体层图案的上表面和下表面的栅电介质层；以及在栅电介质层之上在与半导体层图案交叉的第三方向上水平定向的字线。实施例的半导体器件还包括：数据存储元件，其耦接到半导体层图案，其中半导体层图案的上表面和下表面中的每一个均具有平坦表面，并且栅电介质层的第一侧接触位线，而栅电介质层的第二侧接触数据存储元件。
4、根据本公开的另一实施例，一种半导体器件包括：水平层，与下结构间隔开并且在平行于下结构的方向上延伸；垂直导线，在垂直于下结构的方向上延伸并且耦接到水平层的第一侧端；数据存储元件，耦接到水平层的第二侧端；以及水平导线，在与水平层交叉的方向上延伸，其中水平导线包括：第一功函数电极；第二功函数电极，与垂直导线相邻设置并且具有比第一功函数电极低的功函数；第三功函数电极，与数据存储元件相邻设置并且具有比第一功函数电极低的功函数；第一阻挡层，设置在第一功函数电极和第三功函数电极之间；以及第二阻挡层，设置在第一功函数电极和第二功函数电极之间。
5、根据本公开的另一实施例，一种半导体器件包括：半导体层，与下结构间隔开并且在平行于下结构的方向上延伸；垂直导线，在垂直于衬底的方向上延伸并且耦接到半导体层的第一侧端；数据存储元件，耦接到半导体层的第二侧端；以及字线，在与半导体层交叉的方向上延伸，其中字线包括：金属电极；第一多晶硅电极，与垂直导线相邻设置并且具有比金属电极低的功函数；以及第二多晶硅电极，与数据存储元件相邻设置并且具有比金属电极低的功函数。
6、根据本公开的另一实施例，一种半导体器件包括：下结构；三维阵列，包括垂直堆叠在下结构之上的晶体管的列阵列；垂直导线，在下结构之上垂直定向并且共同耦接到三维阵列的每个晶体管的第一侧；以及数据存储元件，耦接到三维阵列的晶体管的第二侧，其中三维阵列的列阵列的每个晶体管包括：水平层；以及水平导线，具有在与水平层交叉的方向上水平延伸的三功函数电极结构。三功函数电极结构的水平导线可以包括第一低功函数电极、第二低功函数电极以及第一低功函数电极和第二低功函数电极之间的高功函数电极。
1.一种用于制造半导体器件的方法，所述方法包括：
2.根据权利要求1所述的方法，其中，形成所述半导体层图案包括：
3.根据权利要求2所述的方法，
4.根据权利要求1所述的方法，其中，所述半导体层图案的所述上表面和所述下表面中的每一个均包括平坦表面。
5.根据权利要求1所述的方法，其中，所述栅电介质层完全覆盖所述半导体层图案的所述上表面和所述下表面。
6.根据权利要求1所述的方法，其中，形成所述栅电介质层包括：
7.根据权利要求1所述的方法，还包括：
8.根据权利要求1所述的方法，其中，所述半导体层图案包括单晶硅层。
9.根据权利要求1所述的方法，其中，所述导电层包括多晶硅、金属、金属氮化物或其组合。
10.根据权利要求1所述的方法，其中，形成所述导电层包括：在所述栅电介质层之上形成围绕所述半导体层图案的金属基层。
11.根据权利要求1所述的方法，其中，形成所述水平导线对包括：
12.根据权利要求11所述的方法，
13.根据权利要求11所述的方法，
14.根据权利要求11所述的方法，还包括：
15.根据权利要求14所述的方法，其中，所述第一阻挡层和所述第二阻挡层包括金属氮化物。
16.一种半导体器件，包括：
17.根据权利要求16所述的半导体器件，还包括数据存储元件，所述数据存储元件耦接到所述半导体层图案，
18.根据权利要求16所述的半导体器件，其中，所述半导体层图案包括单晶硅层。
19.根据权利要求16所述的半导体器件，其中，所述字线包括多晶硅、金属、金属氮化物或其组合。
20.根据权利要求16所述的半导体器件，其中，所述字线包括双字线，所述双字线彼此面对并且所述半导体层图案插置于所述双字线之间。
21.根据权利要求16所述的半导体器件，
22.根据权利要求16所述的半导体器件，其中，所述栅电介质层包括：完全覆盖所述半导体层图案的所述上表面和所述下表面的氧化硅。
