静电防护电路和微处理芯片的制作方法

专利2025-12-19  23


本申请涉及集成电路领域,尤其涉及一种静电防护电路和微处理芯片。


背景技术:

1、静电无处不在,假如没有静电防护电路,一块芯片很快会被由于各种各样原因而引入静电所损伤,并且几乎会被一击致命。

2、因此,芯片中通常设有静电防护电路,静电防护电路用于及时泄放静电电荷,避免内部电路由于承受静电电荷所带来高压而失效,甚至烧毁。

3、目前的静电防护电路通常是单个三极管对静电泄放(electro-staticdischarge,esd)进行防护,但是由于工艺的误差,可能导致三极管触发电压较高而无法对内部电路进行静电防护。


技术实现思路

1、本申请提供一种静电防护电路和微处理芯片,用以降低三极管的触发电压,有效泄放静电泄放事件,保护内部电路。

2、第一方面,本申请提供一种检测电路、控制电路和三极管;

3、所述检测电路的第一端连接第一焊盘,所述检测电路的第二端连接第二焊盘,所述检测电路的输出端连接所述控制电路的控制端;

4、所述控制电路的第一端连接所述三极管的基极,所述控制电路的第二端连接所述三极管的发射极;

5、所述三极管的发射极连接所述第一焊盘或所述第二焊盘;

6、所述检测电路检测到所述第一焊盘和所述第二焊盘之间存在静电泄放事件时输出检测信号;所述控制电路在接收到所述检测信号时,控制所述三极管的基极和发射极断路,以降低所述三极管的触发电压。

7、可选的,所述三极管为npn管或pnp管;

8、所述三极管为npn管时,所述npn管的发射极连接所述第二焊盘,所述npn管的集电极连接所述第一焊盘;

9、所述三极管为pnp管时,所述pnp管的发射极连接所述第一焊盘,所述pnp管的集电极连接所述第二焊盘。

10、可选的,所述检测电路包括第一电阻和第一电容;

11、所述第一电阻的第一端作为所述检测电路的第一端,所述第一电阻的第二端连接所述第一电容的第一端,作为所述检测电路的输出端,所述第一电容的第二端作为所述检测电路的第二端。

12、可选的,所述控制电路包括第一nmos管;

13、所述第一nmos管的第一端作为所述控制电路的第一端,连接所述三极管的基极,所述第一nmos管的第二端作为所述控制电路的第二端,连接所述三极管的发射极。

14、可选的,所述检测电路包括第二电阻和第二电容;

15、所述第二电容的第一端作为所述检测电路的第一端,所述第二电容的第二端连接所述第二电阻的第一端,作为所述检测电路的输出端,所述第二电阻的第二端作为所述检测电路的第二端。

16、可选的,所述控制电路包括第一pmos管;

17、所述第一pmos管的第一端作为所述控制电路的第一端,连接所述三极管的基极,所述第一pmos管的第二端作为所述控制电路的第二端,连接所述三极管的发射极。

18、可选的,所述控制电路包括第一反相器和第一传输门;

19、所述第一反相器的输入端作为所述控制电路的控制端,所述第一反相器的第一端连接所述第一焊盘,所述第一反相器的第二端连接所述第二焊盘;

20、所述第一传输门的第一控制端连接所述第一反相器的输出端,所述第一传输门的第二控制端连接所述第一反相器的输入端,所述第一传输门的输入端作为所述控制电路的第一端,所述第一传输门的输出端作为所述控制电路的第二端。

21、可选的,所述第一传输门包括第二pmos管和第二nmos管;

22、所述第二pmos管的栅极作为所述第一传输门的第一控制端,所述第二nmos管的栅极作为所述第一传输门的第二控制端,所述第二pmos管的第一端连接所述第二nmos管的第一端,作为所述第一传输门的输入端,所述第二pmos管的第二端连接所述第二nmos管的第二端,作为所述第一传输门的输出端。

23、可选的,所述第一焊盘为io焊盘,所述第二焊盘为vss焊盘。

24、第二方面,本申请提供一种微处理芯片,上述所述的静电防护电路。

25、本申请提供的静电防护电路,包括检测电路、控制电路和三极管。检测电路的第一端连接第一焊盘,检测电路的第二端连接第二焊盘,检测电路的输出端连接控制电路的控制端。控制电路的第一端连接三极管的基极,控制电路的第二端连接三极管的发射极,三极管的发射极连接第一焊盘或第二焊盘。检测电路检测到第一焊盘和第二焊盘之间存在静电泄放事件时输出检测信号,控制电路在接收到检测信号时,控制三极管的基极和发射极断路。本申请的方案,在第一焊盘和第二焊盘之间存在静电泄放事件时,通过控制三极管的基极和发射极断路,以降低三极管的触发电压,从而使得三极管有效泄放静电电流,避免内部电路损坏。



技术特征:

1.一种静电防护电路,其特征在于,所述电路包括:

2.根据权利要求1所述的电路,其特征在于,所述三极管为npn管或pnp管;

3.根据权利要求2所述的电路,其特征在于,所述检测电路包括第一电阻和第一电容;

4.根据权利要求3所述的电路,其特征在于,所述控制电路包括第一nmos管;

5.根据权利要求2所述的电路,其特征在于,所述检测电路包括第二电阻和第二电容;

6.根据权利要求5所述的电路,其特征在于,所述控制电路包括第一pmos管;

7.根据权利要求3所述的电路,其特征在于,所述控制电路包括第一反相器和第一传输门;

8.根据权利要求7所述的电路,其特征在于,所述第一传输门包括第二pmos管和第二nmos管;

9.根据权利要求1-8中任意一项所述的电路,其特征在于,所述第一焊盘为io焊盘,所述第二焊盘为vss焊盘。

10.一种微处理芯片,其特征在于,包括权利要求1-9中任意一项所述的静电防护电路。


技术总结
本申请提供一种静电防护电路和微处理芯片,包括检测电路、控制电路和三极管。检测电路的第一端连接第一焊盘,检测电路的第二端连接第二焊盘,检测电路的输出端连接控制电路的控制端。控制电路的第一端连接三极管的基极,控制电路的第二端连接三极管的发射极,三极管的发射极连接第一焊盘或第二焊盘。检测电路检测到第一焊盘和第二焊盘之间存在静电泄放事件时输出检测信号,控制电路在接收到检测信号时,控制三极管的基极和发射极断路,以降低三极管的触发电压,使得三极管有效泄放静电电流,避免内部电路损坏。

技术研发人员:许杞安
受保护的技术使用者:上海领帆微电子有限公司
技术研发日:20231120
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/index.php/read-1825618.html

最新回复(0)