本公开总体上涉及半导体，更具体而言涉及三维(3d)存储器件。
背景技术：
1、随着半导体技术的发展，对更高存储容量、更快处理系统、更高性能和更低成本的需求越来越大。为了满足这些需求，半导体行业一直在缩小半导体器件的尺度。
2、通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术已经变得具有挑战性且成本高昂。这样一来，平面存储单元的存储密度接近上限。三维(3d)存储架构能够解决平面存储单元中的密度限制。
技术实现思路
1、本公开中描述了三维(3d)存储器件及其形成方法的实施例。
2、本公开的一些方面涉及一种存储器件。所述存储器件可以包括交替层堆叠体，所述交替层堆叠体包括在第一方向上堆叠的电介质层和导电层。所述存储器件还可以包括在第一区域中沿所述第一方向延伸穿过所述交替层堆叠体的沟道结构。第一材料层可以设置在所述沟道结构上。所述存储器件还可以包括在毗邻所述第一区域的第二区域中沿所述第一方向延伸穿过所述交替层堆叠体的第一虚设沟道结构。第二材料层可以设置在所述第一虚设沟道结构上。所述第一材料层和所述第二材料层可以是不同材料。所述第一材料层可以在第二方向上与所述第一虚设沟道结构间隔开。所述第一方向可以垂直于所述第二方向。
3、根据一些方面，所述第二材料层可以设置在所述第一材料层上。
4、根据一些方面，所述第二材料层可以包括电介质材料。
5、根据一些方面，所述第一材料层可以包括导电材料。
6、根据一些方面，所述存储器件还可以包括所述第二区域中的第二虚设沟道结构。第三材料层可以设置在所述第二虚设沟道结构上。
7、根据一些方面，所述第三材料层可以包括导电材料。
8、根据一些方面，所述第二虚设沟道结构可以填充有绝缘材料。
9、根据一些方面，在所述第一方向上，所述第一虚设沟道结构的深度可以大于所述第二虚设沟道结构的深度。
10、根据一些方面，所述第一虚设沟道结构可以不与所述第一材料层电连接。
11、根据一些方面，在所述第一方向上，所述第一虚设沟道结构的深度可以大于所述沟道结构的深度。
12、根据一些方面，所述第一材料层可以设置在所述沟道结构的沟道层上。所述第一材料层可以与所述沟道层电连接。
13、根据一些方面，所述存储器件还可以包括毗邻所述第二区域的第三区域中的阶梯结构。所述阶梯结构可以包括所述交替层堆叠体。
14、根据一些方面，所述存储器件还可以包括所述第三区域中的接触结构。所述接触结构可以与所述交替层堆叠体的所述导电层之一电连接。
15、根据一些方面，所述存储器件还可以包括所述第三区域中的阻挡结构。所述阻挡结构可以包括导电材料。
16、根据一些方面，所述电介质层之一可以设置在所述导电层之一的第一部分上方。接触焊盘可以设置在所述导电层之一的第二部分上方。
17、本公开的一些方面涉及一种存储系统。所述存储系统可以包括控制器以及耦接到所述控制器的存储器件。所述存储器件可以包括交替层堆叠体，所述交替层堆叠体包括在第一方向上堆叠的电介质层和导电层。所述存储器件还可以包括在第一区域中沿所述第一方向延伸穿过所述交替层堆叠体的沟道结构。第一材料层可以设置在所述沟道结构上。所述存储器件还可以包括在毗邻所述第一区域的第二区域中沿所述第一方向延伸穿过所述交替层堆叠体的第一虚设沟道结构。第二材料层可以设置在所述第一虚设沟道结构上。所述第一材料层和所述第二材料层可以是不同材料。所述第一材料层可以在第二方向上与所述第一虚设沟道结构间隔开。所述第一方向可以垂直于所述第二方向。
18、本公开的一些方面涉及一种用于形成存储器件的方法。所述方法可以包括在衬底上设置交替层堆叠体。所述交替层堆叠体可以包括在第一方向堆叠的电介质层和导电层。所述方法还可以包括在第一区域中形成沿所述第一方向延伸穿过所述交替层堆叠体的沟道结构。所述方法还可以包括在所述沟道结构上设置第一材料层。所述方法还可以包括在毗邻所述第一区域的第二区域中形成沿所述第一方向延伸穿过所述交替层堆叠体的第一虚设沟道结构。所述方法还可以包括在所述第一虚设沟道结构上设置第二材料层。第二材料层可以设置在所述第一虚设沟道结构上。所述第一材料层和所述第二材料层可以是不同材料。所述第一材料层可以在第二方向上与所述第一虚设沟道结构间隔开。所述第一方向可以垂直于所述第二方向。
19、根据一些方面，所述方法还可以包括在所述第一材料层上设置所述第二材料层。
20、根据一些方面，形成所述第一虚设沟道结构可以包括在所述第一虚设沟道结构上设置所述第一材料层；以及去除所述第一材料层。
21、根据一些方面，在所述沟道结构上设置所述第一材料层可以包括在所述第一材料层上设置保护层；以及去除所述保护层。
22、根据一些方面，所述方法还可以包括在所述第二区域中形成第二虚设沟道结构；以及在所述第二虚设沟道结构上设置第三材料层。
23、根据一些方面，所述方法还可以包括在所述第二虚设沟道结构中设置绝缘材料。
24、根据一些方面，在所述第一方向上，所述第一虚设沟道结构的深度可以形成为大于所述第二虚设沟道结构的深度。
25、根据一些方面，所述第一虚设沟道结构可以不与所述第一材料层电连接。
26、根据一些方面，在所述第一方向上，所述第一虚设沟道结构的深度可以形成为大于所述沟道结构的深度。
27、根据一些方面，所述方法还可以包括在毗邻所述第二区域的第三区域中形成阶梯结构。所述阶梯结构可以包括所述交替层堆叠体。
28、根据一些方面，所述方法还可以包括在所述第三区域中形成接触结构。所述接触结构可以与所述交替层堆叠体的所述导电层之一电连接。
29、根据一些方面，所述方法还可以包括在所述第三区域中形成阻挡结构。所述阻挡结构可以包括导电材料。
30、根据一些方面，所述方法还可以包括在所述导电层之一的第一部分上方设置所述电介质层之一；以及在所述导电层的所述之一的第二部分上方设置接触焊盘。
31、本公开的其他方面可以由本领域的技术人员考虑到本公开的说明书、权利要求和附图而理解。
1.一种存储器件，包括：
2.根据权利要求1所述的存储器件，其中，所述第二材料层设置在所述第一材料层上。
3.根据权利要求1所述的存储器件，其中，所述第二材料层包括电介质材料。
4.根据权利要求1所述的存储器件，其中，所述第一材料层包括导电材料。
5.根据权利要求1所述的存储器件，还包括所述第二区域中的第二虚设沟道结构，其中，第三材料层设置在所述第二虚设沟道结构上。
6.根据权利要求5所述的存储器件，其中，所述第三材料层包括导电材料。
7.根据权利要求5所述的存储器件，其中，所述第二虚设沟道结构填充有绝缘材料。
8.根据权利要求5所述的存储器件，其中，在所述第一方向上，所述第一虚设沟道结构的深度大于所述第二虚设沟道结构的深度。
9.根据权利要求1所述的存储器件，其中，所述第一虚设沟道结构不与所述第一材料层电连接。
10.根据权利要求1所述的存储器件，其中，在所述第一方向上，所述第一虚设沟道结构的深度大于所述沟道结构的深度。
11.根据权利要求1所述的存储器件，其中，所述第一材料层设置在所述沟道结构的沟道层上，并且其中，所述第一材料层与所述沟道层电连接。
12.根据权利要求1所述的存储器件，还包括毗邻所述第二区域的第三区域中的阶梯结构，其中，所述阶梯结构包括所述交替层堆叠体。
13.根据权利要求12所述的存储器件，还包括所述第三区域中的接触结构，其中，所述接触结构与所述交替层堆叠体的所述导电层中的一个导电层电连接。
14.根据权利要求12所述的存储器件，还包括所述第三区域中的阻挡结构，其中，所述阻挡结构包括导电材料。
15.根据权利要求12所述的存储器件，其中，所述电介质层中的一个电介质层设置在所述导电层中的一个导电层的第一部分上方，并且其中，接触焊盘设置在所述导电层中的所述一个导电层的第二部分上方。
16.一种存储系统，包括：
17.一种用于形成存储器件的方法，包括：
18.根据权利要求17所述的方法，还包括：在所述第一材料层上设置所述第二材料层。
19.根据权利要求17所述的方法，其中，形成所述第一虚设沟道结构包括：
20.根据权利要求17所述的方法，其中，在所述沟道结构上设置所述第一材料层还包括：
21.根据权利要求17所述的方法，还包括：
22.根据权利要求21所述的方法，还包括在所述第二虚设沟道结构中设置绝缘材料。
23.根据权利要求21所述的方法，其中，在所述第一方向上，所述第一虚设沟道结构的深度被形成为大于所述第二虚设沟道结构的深度。
24.根据权利要求17所述的方法，其中，所述第一虚设沟道结构不与所述第一材料层电连接。
25.根据权利要求17所述的方法，其中，在所述第一方向上，所述第一虚设沟道结构的深度被形成为大于所述沟道结构的深度。
26.根据权利要求17所述的方法，还包括：在毗邻所述第二区域的第三区域中形成阶梯结构，其中，所述阶梯结构包括所述交替层堆叠体。
27.根据权利要求26所述的方法，还包括：在所述第三区域中形成接触结构，其中，所述接触结构与所述交替层堆叠体的所述导电层中的一个导电层电连接。
28.根据权利要求26所述的方法，还包括：在所述第三区域中形成阻挡结构，其中，所述阻挡结构包括导电材料。
29.根据权利要求26所述的方法，还包括：
