用于制造三维半导体器件的方法和计算系统与流程

专利2026-01-19  10


本公开涉及用于制造三维半导体器件的方法和计算系统,更具体地,涉及用于制造包括贯通通路结构的三维半导体器件的方法和计算系统,所述贯通通路结构将堆叠结构的第一半导体层连接到第二半导体层。


背景技术:

1、在半导体器件当中,存储器件用于存储数据并且被分类为易失性存储器件和非易失性存储器件。根据对非易失性存储器件的高容量和小型化的需求,已经开发出在垂直方向上布置存储单元阵列和外围电路的三维存储器件。在半导体器件当中,根据对小型化的需求,也一直在开发要用多个垂直地布置的芯片实现的系统半导体器件。


技术实现思路

1、一个或更多个实施例提供了用于制造包括在考虑路由合适性的情况下设置的贯通通路结构的三维半导体器件的方法和计算系统。

2、根据实施例的一个方面,提供了一种制造包括堆叠的第一半导体层和第二半导体层的半导体器件的方法,所述方法包括:确认所述第一半导体层的通路区域中的候选位置;确认所述第二半导体层的要连接到与所述候选位置相对应的贯通通路结构的网;确认分别与所述贯通通路结构和所述网之间的连接相对应的多个连接成本;基于所述多个连接成本,确定所述网和所述贯通通路结构的对;根据所述对分配所述贯通通路结构;在所述候选位置处形成所述贯通通路结构;以及在所述贯通通路结构与所述网之间形成电连接。

3、根据实施例的另一方面,提供了一种制造包括贯通通路结构的半导体器件的方法,所述贯通通路结构将构成第一网的上布线图案和下布线图案彼此连接,所述方法包括:确认所述半导体器件的通路区域中的候选位置;确认要连接到与所述候选位置相对应的贯通通路结构的网;确认分别与所述贯通通路结构和所述网之间的连接相对应的多个连接成本;基于所述多个连接成本,确认所述网和所述贯通通路结构的对;以及根据所述对形成所述贯通通路结构以将所述上布线图案和所述下布线图案彼此连接。

4、根据实施例的另一方面,提供了一种用于制造包括堆叠的第一半导体层和第二半导体层的半导体器件的计算系统,所述计算系统包括:存储器,所述存储器存储程序;以及处理器,所述处理器被配置为访问所述存储器并且运行所述程序以控制所述计算系统来执行以下操作:确认所述第一半导体层的通路区域中的候选位置;确认所述第二半导体层的要连接到与所述候选位置相对应的贯通通路结构的网;确认分别与所述贯通通路结构和所述网之间的连接相对应的多个连接成本;基于所述多个连接成本,确认所述网和所述贯通通路结构的对;根据所述对分配所述贯通通路结构;在所述候选位置处形成所述贯通通路结构;以及在所述贯通通路结构与所述网之间形成电连接。



技术特征:

1.一种制造包括堆叠的第一半导体层和第二半导体层的半导体器件的方法,所述方法包括:

2.根据权利要求1所述的方法,其中,确认所述多个连接成本包括:确认所述网与所述贯通通路结构之间的多个长度。

3.根据权利要求1所述的方法,其中,确认所述多个连接成本包括:确认所述网与所述贯通通路结构之间的路由布线的多个电阻值。

4.根据权利要求1所述的方法,其中,确认所述多个连接成本包括:确认从所述网到所述候选位置的所述贯通通路结构的路由布线的多个定时延迟。

5.根据权利要求1所述的方法,其中,所述通路区域在第一水平方向上比在与所述第一水平方向垂直的第二水平方向上延伸更长,

6.根据权利要求1所述的方法,其中,确认所述对包括:

7.根据权利要求1所述的方法,其中,确认所述对是使用匈牙利算法来执行的。

8.根据权利要求1所述的方法,其中,所述半导体器件是存储器件,并且

9.根据权利要求8所述的方法,其中,所述存储单元阵列包括多个块片,

10.根据权利要求1所述的方法,其中,所述半导体器件被实现为单个半导体芯片。

11.根据权利要求1所述的方法,其中,所述第一半导体层被实现为第一半导体芯片,并且所述第二半导体层被实现为第二半导体芯片。

12.一种制造包括贯通通路结构的半导体器件的方法,所述贯通通路结构将构成第一网的上布线图案和下布线图案彼此连接,所述方法包括:

13.根据权利要求12所述的方法,其中,确认所述多个连接成本包括:确认所述网与所述贯通通路结构之间的多个长度。

14.根据权利要求12所述的方法,其中,确认所述多个连接成本包括:确认所述网与所述贯通通路结构之间的路由布线的多个电阻值。

15.根据权利要求12所述的方法,其中,所述通路区域在第一水平方向上比在与所述第一水平方向垂直的第二水平方向上延伸更长,并且

16.根据权利要求12所述的方法,其中,所述半导体器件是存储器件,所述存储器件包括具有所述上布线图案的第一半导体层和具有所述下布线图案的第二半导体层,并且

17.根据权利要求16所述的方法,其中,所述存储单元阵列包括多个块片,

18.根据权利要求17所述的方法,所述方法还包括:在所述块片切割区域中形成使所述多个块片彼此分开的绝缘层,并且

19.一种用于制造包括堆叠的第一半导体层和第二半导体层的半导体器件的计算系统,所述计算系统包括:

20.根据权利要求19所述的计算系统,其中,所述处理器还被配置为:运行所述程序以控制所述计算系统执行以下当中的至少一个计算操作:


技术总结
提供了用于制造三维半导体器件的方法和计算系统。所述方法包括:确认所述第一半导体层的通路区域中的候选位置;确认所述第二半导体层的要连接到与所述候选位置相对应的贯通通路结构的网;确认分别与所述贯通通路结构和所述网之间的连接相对应的多个连接成本;基于所述多个连接成本,确定所述网和所述贯通通路结构的对;根据所述对分配所述贯通通路结构;在所述候选位置处形成所述贯通通路结构;以及在所述贯通通路结构与所述网之间形成电连接。

技术研发人员:吴荣植,金成勋
受保护的技术使用者:三星电子株式会社
技术研发日:
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/index.php/read-1826385.html

最新回复(0)