本说明书涉及功率晶体管领域，特别是平面mos场效应晶体管，例如ldmos(横向扩散金属氧化物半导体)场效应晶体管。
背景技术：
1、诸如ldmos晶体管的功率晶体管包括布置在源极电极和漏极电极之间的沟道区，其导电率借助栅极电极控制。该栅极电极与位于其下面的半导体材料借助电介质隔离。该电介质通常是栅极氧化物。沟道区和漏极之间有一个所谓的漂移路径。通常在漂移路径上方提供隔离区域，其中隔离材料被称为场氧化物。漂移路径上方的该隔离区域可以是例如所谓的浅沟槽隔离(sti)或locos(硅局部氧化)隔离层。在隔离区域上布置有电极，该电极通常被称为场板并且用于影响漂移路径中的电场。在一些已知概念中，场板例如处于与栅极电极相同的电势。
2、例如，ldmos晶体管可以借助双极cmos-dmos(bcd)技术制造，其中sti氧化物用作漂移路径的场氧化物。由于sti氧化物上可能会出现比用于逻辑晶体管(为其设计sti)的栅极电压高得多的电压，因此在逻辑晶体管中不起作用的氧化物缺陷也可能是重要的(例如所谓的“spires尖顶”)。作为sti的替代方案，还可以使用locos(硅局部氧化)隔离层。
3、特别是在汽车应用中，需要非常低的缺陷率。为了实现低缺陷率，必须借助筛选方法(应力测试)来确定晶体管组件潜在的早期故障。为此，在sti氧化物上施加的电压明显大于在操作中施加的电压。如此高的电压不能被作为传统结构中的栅极电压施加，因为薄栅极氧化物将被并联连接。操作期间也出现的漏极-源极电压可以用作应力电压。然而用于筛选目的的前提是，与正常操作相比增加的漏极-源极应力电压需要的半导体元件击穿电压比纯操作所需的更高。可使用的应力电压越高，应力测试的时间就越短，因此更具成本效益。更高的应力电压可以指数级地节省测试时间。为此所需的击穿强度增加导致导通电阻rds,on增加、栅极电容增加、和芯片面积更大。
4、发明人已自身设定了改进现有概念的任务，以便可以实现更高的应力电压，而无需不必要地增加击穿强度、进而增加栅极电极容量和芯片面积。
技术实现思路
1、该目的通过根据本发明的电路来实现。各种实施例和进一步的发展是以下内容。
2、一个实施例涉及一种集成到半导体衬底中的电路，该电路具有横向场效应晶体管，该横向场效应晶体管具有漂移区和场板电极，场板电极通过隔离区域与漂移区隔离。该集成电路还包括与场板电极耦合的第一接头，用于在测试操作中将测试电压施加至场板电极。电子开关被设计为将场板电极与在集成电路正常操作期间处于参考电压的电路节点连接。该集成电路还包括第二接头，该第二接头与电子开关的控制接头连接、并且被设计为接收用于接通或关断电子开关的控制信号。
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，
3.根据权利要求1或2所述的集成电路，
4.根据权利要求1至3中任一项所述的集成电路，
5.根据权利要求1至4中任一项所述的集成电路，
6.根据权利要求1至5中任一项所述的集成电路，
7.根据权利要求6所述的集成电路，
8.根据权利要求1至5中任一项所述的集成电路，
9.根据权利要求8所述的集成电路，
10.根据权利要求1至9中任一项所述的集成电路，所述集成电路还包括：
11.根据权利要求1至9中任一项所述的集成电路，所述集成电路还包括：
12.一种系统，所述系统具有：
13.根据权利要求12所述的系统，
14.根据权利要求12或13所述的系统，
15.一种用于测试根据权利要求1至11中任一项所述的集成电路的方法，其中所述方法包括：
16.根据权利要求15所述的方法，还包括：
