本发明构思涉及集成电路器件，更具体地，涉及集成电路存储器件、存储控制器、包括存储控制器的存储设备以及操作存储控制器的方法。
背景技术：
1、作为非易失性存储器，闪存即使在向其的供电中断或终止时也可以保留其中存储的数据。近年来，包括诸如嵌入式多媒体卡(emmc)、通用闪存(ufs)、固态驱动器(ssd)和存储卡等的闪存在内的存储设备已经得以广泛使用，并且存储设备已经有效地用于存储或传输大量数据。
2、此外，为了提高存储容量，近年来在各种场景中都需要低延迟的存储设备。例如，在数据中心的存储设备的情况下，多个用户可以同时请求读取命令和写入命令。然而，在现有技术的存储设备的情况下，就用户服务质量(qos)而言将高优先级给予读取命令，但是该优先级通常是固定的。因此，对于能够可变地设置逐个命令的优先级(即，每个命令的优先级)以应对各种场景的存储设备的需求不断增加。
技术实现思路
1、本发明构思提供能够基于队列深度(qd)在写入命令与读取命令之间可变地设置优先级的存储设备、存储设备的存储控制器以及存储控制器的操作方法。
2、根据本发明构思的一个方面，提供了一种存储控制器，包括：队列监控电路，被配置为生成关于写入命令和读取命令中的每一个的队列深度(qd)的监控信息；浪涌检测电路，被配置为使用监控信息生成逐个命令的浪涌信息；优先级确定电路，被配置为根据逐个命令的浪涌信息生成优先级确定信息，优先级确定信息指示写入命令、读取命令和默认值中的任一个；以及优先级反映电路，被配置为使用优先级确定信息可变地设置写入命令的优先级和读取命令的优先级。
1.一种存储控制器，包括：
2.根据权利要求1所述的存储控制器，其中，所述监控信息包括以下中的至少一个：与所述写入命令相对应的第一平均qd和第一qd偏差；以及与所述读取命令相对应的第二平均qd和第二qd偏差。
3.根据权利要求2所述的存储控制器，其中，所述浪涌检测电路生成以下中的至少一个作为所述逐个命令的浪涌信息：写入浪涌信号，指示所述写入命令的qd中发生了浪涌；以及读取浪涌信号，指示所述读取命令的qd中发生了浪涌。
4.根据权利要求3所述的存储控制器，其中，所述浪涌检测电路被配置为：通过将所述第一平均qd与所述第一qd偏差之差的大小除以所述第一平均qd来计算写入浪涌大小，当检测到所述写入浪涌大小大于第一阈值时，生成指示所述写入命令的所述qd中发生了浪涌的所述写入浪涌信号；以及通过将所述第二平均qd与所述第二qd偏差之差的大小除以所述第二平均qd来计算读取浪涌大小，当检测到所述读取浪涌大小大于第二阈值时，生成指示所述读取命令的所述qd中发生了浪涌的所述读取浪涌信号。
5.根据权利要求4所述的存储控制器，其中，所述优先级确定电路被配置为：
6.根据权利要求1所述的存储控制器，还包括控制逻辑电路，所述控制逻辑电路被配置为基于从所述优先级反映电路接收到的最终优先级信息来改变以下中的至少一个：活动核心的数量、命令获取权重、以及针对所述读取命令的中断计数和中断时间。
7.根据权利要求1所述的存储控制器，其中，所述优先级反映电路被配置为：
8.一种存储控制器的操作方法，包括：
9.根据权利要求8所述的操作方法，其中，所述监控信息包括以下中的至少一个：与所述写入命令相对应的第一平均qd和第一qd偏差；以及与所述读取命令相对应的第二平均qd和第二qd偏差。
10.根据权利要求9所述的操作方法，其中，生成所述逐个命令的浪涌信息包括：
11.根据权利要求10所述的操作方法，
12.根据权利要求11所述的操作方法，其中，生成所述优先级确定信息包括以下中的任一个：当仅接收到所述读取浪涌信号时，生成指示所述读取命令的所述优先级确定信息；响应于仅接收到所述写入浪涌信号，生成指示所述写入命令的所述优先级确定信息；以及响应于接收到或未被接收到所述读取浪涌信号和所述写入浪涌信号两者，生成指示所述默认值的所述优先级确定信息，所述默认值指示所述写入命令和所述读取命令的初始优先级。
13.根据权利要求8所述的操作方法，还包括：基于所述最终优先级信息改变以下中的至少一个：活动核心的数量、命令获取权重、以及针对所述读取命令的中断计数和中断时间。
14.一种存储控制器，包括：
15.根据权利要求14所述的存储控制器，其中，所述监控信息包括以下中的至少一个：所述写入延迟的第一平均值；关于所述写入延迟的第一偏差；所述读取延迟的第二平均值；以及关于所述读取延迟的第二偏差。
16.根据权利要求15所述的存储控制器，其中，所述浪涌检测电路被配置为生成写入浪涌信号和读取浪涌信号中的至少一个作为所述逐个命令的浪涌信息，所述写入浪涌信号指示所述写入延迟中发生了浪涌，所述读取浪涌信号指示所述读取延迟中发生了浪涌。
17.根据权利要求16所述的存储控制器，其中，所述浪涌检测电路被配置为：
18.根据权利要求17所述的存储控制器，其中，所述优先级确定电路被配置为：
19.根据权利要求14所述的存储控制器，还包括控制逻辑电路，所述控制逻辑电路被配置为基于从所述优先级反映电路接收到的最终优先级信息来改变以下中的至少一个：活动核心的数量、命令获取权重、以及针对所述读取命令的中断计数和中断时间。
20.根据权利要求14所述的存储控制器，其中，所述优先级反映电路被配置为：基于指示所述写入命令的所述优先级确定信息，提高所述写入命令的优先级并且降低所述读取命令的优先级；基于指示所述读取命令的优先级确定信息，提高所述读取命令的优先级并且降低所述写入命令的优先级；以及基于指示所述默认值的所述优先级确定信息，将所述读取命令的优先级设置为初始值，并且将所述写入命令的优先级设置为初始值。
