本发明涉及计算机，尤其涉及一种基于fpga的信号tdm分配方法、电子设备和介质。
背景技术：
1、在原型验证和硬件仿真系统中，包含多块通过电缆互相连接的现场可编程门阵列(field-programmable gate array，简称fpga)，每块fpga上会被放置芯片设计的不同的部分，每个部分之间有信号相互连接，导致一些信号需要跨越fpga传输。对于跨fpga信号，需要找到最佳的路径，以减小信号从起点经过多个fpga到达终点的传输延迟。同时，由于fpga之间的物理通信电缆数量有限，当信号数量多于电缆数量时，需要利用时分复用(timingdivision multiplexing，简称tdm)技术来让多个信号共用一条物理电缆，从而实现信号的正确传输。由于时分复用技术会显著增加单个信号的传输时延，越大的时分复用率(timingdivision multiplexing ratio，简称tdr)会导致更大的时延，同时由于信号之间具有不同的时延要求，所以需要给予不同的信号不同的复用率，从而实现整体的传输时延较小以满足系统的整体运行速度要求。由此可知，如何实现最优的tdm分配，提高用户设计的运行效率要求成为亟待解决的技术问题。
技术实现思路
1、本发明目的在于，提供一种基于fpga的信号tdm分配方法、电子设备和介质，提高了用户设计的运行效率。
2、根据本发明第一方面，提供了一种基于fpga的信号tdm分配方法，包括：
3、步骤s1、获取第一fpga和第二fpga之间的信号集合{e1,e2,...,es,...,es,es+1,es+2,...,ew,...,ew}，其中，es为第一fpga和第二fpga之间第s个信号，s的取值范围为1到s，s为第一fpga和第二fpga之间正向信号的数量；ew为第一fpga和第二fpga之间第w个信号，w的取值范围为s+1到w，w为第一fpga和第二fpga之间之间正向信号和反向信号的数量和；es的在第一fpga和第二fpga之间时延上限为ds，d1>d2,...,>ds,...,>ds；ew在第一fpga和第二fpga之间时延上限为dw，ds+1>ds+2>,...,>dw,...,>dw；
4、步骤s2、依次获取es在第一fpga和第二fpga之间存在f1条电缆以及s个信号的情况下所对应的最优tdr的值tdr(s,f1)，f1的取值范围为1到f，f为第一fpga和第二fpga之间的电缆总数；
5、步骤s3、依次获取ew在第一fpga和第二fpga之间存在f2条电缆以及w个信号的情况下所对应的最优tdr的值tdr(w,f2)，f2的取值范围为2到f，同一电缆仅能传输同一方向的信号；
6、步骤s4、若存在tdr(w,f),则基于所有tdr(s,f1)和tdr(w,f2)确定第一fpga和第二fpga之间的信号tdm分配。
7、根据本发明第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明第一方面所述的方法。
8、根据本发明第三方面，提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机指令用于执行本发明第一方面所述的方法。
9、本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于fpga的信号tdm分配方法、电子设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
10、本发明能够在已知两个fpga之间所有信号的时延上限和两个fpga之间的电缆数量的情况下，获取最优的tdm分配结果，提高了设计的运行效率。
1.一种基于fpga的信号tdm分配方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求2所述的方法，其特征在于，
4.根据权利要求1所述的方法，其特征在于，
5.根据权利要求1或4所述的方法，其特征在于，
6.根据权利要求1所述的方法，其特征在于，
7.一种电子设备，其特征在于，包括：
8.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行前述权利要求1-6中任一项所述的方法。
