本揭示内容是关于一种操作装置的方法、一种半导体结构以及一种互补式金属氧化物半导体影像感测器。
背景技术：
半导体影像感测器用于感测电磁辐射，诸如可见范围的光、红外辐射及/或紫外光。互补式金属氧化物半导体(complementarymetal-oxide-semiconductor；cmos)影像感测器(imagesensors；cis)及电荷耦合元件(charge-coupleddevice；ccd)感测器用于诸如数字相机或移动装置中的嵌入式相机的各种应用中。此些装置使用像素阵列(可包括光电二极管及晶体管)来利用电子空穴对的光生(photogeneration)侦测辐射。在先前技术中，将阵列中的每个像素设计用于相应的专用单个功能。
技术实现要素：
在本揭示内容的一些实施方式中，一种操作装置的方法包含以下操作：提供包括光电侦测器电路的装置，其中光电侦测器电路包括光电侦测器及感测电路，光电侦测器及感测电路位于具有第一导电类型的掺杂的基板半导体层上方，其中光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；至少一个浮动扩散区域，浮动扩散区域与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及至少一个转移栅极。通过将至少两个不同脉冲图案施加到至少一个转移栅极以在光电侦测器电路中执行至少两个不同操作，其中至少两个不同脉冲图案相互在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与至少一个转移栅极的相应一者处的脉冲启动之间的延迟时间。
在本揭示内容的一些实施方式中，一种半导体结构包含，具有第一导电类型的掺杂的基板半导体层；以及光电侦测器电路，位于基板半导体层上且包含光电侦测器及感测电路。光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；至少一个浮动扩散区域，浮动扩散区域与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及至少一个转移栅极。光电侦测器电路用以通过将至少两个不同脉冲图案施加到至少一个转移栅极来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与至少一个转移栅极的相应一者处的脉冲启动之间的延迟时间。
在本揭示内容的一些实施方式中，一种互补式金属氧化物半导体影像感测器，包括位于具有第一导电类型的掺杂的基板半导体层上的多个像素的阵列。这些像素中的各者包含至少一个子像素，且每个子像素包含光电侦测器电路，光电侦测器电路包括光电侦测器及感测电路。光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；多个浮动扩散区域，这些浮动扩散区域彼此或相互电隔离且与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及多个转移栅极。光电侦测器电路用以通过将至少两个不同脉冲图案施加到这些转移栅极来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与这些转移栅极的相应一者处的脉冲启动之间的延迟时间。
附图说明
当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。
图1a是根据本揭示案的实施例的用于影像感测器的像素阵列的第一配置的平面图；
图1b是根据本揭示案的另一实施例的用于影像感测器的像素阵列的第二配置的平面图；
图2a是根据本揭示案的实施例的在第一示例性结构的第一配置中于子像素的区域内的前侧感测器部件的平面图；
图2b是沿图2a的铰接垂直平面b–b’–b”–b”’的第一示例性结构的垂直截面图；
图2c是根据本揭示案的实施例的在第一示例性结构的第二配置中于子像素的区域内的前侧感测器部件的平面图；
图2d是根据本揭示案的实施例的在第一示例性结构的第三配置中于子像素的区域内的前侧感测器部件的平面图；
图2e是根据本揭示案的实施例的在第一示例性结构的第四配置中于子像素的区域内的前侧感测器部件的平面图；
图3a是根据本揭示案的实施例的在第二示例性结构的第一配置中于子像素的区域内的前侧感测器部件的平面图；
图3b是根据本揭示案的实施例的在第二示例性结构的第二配置中于子像素的区域内的前侧感测器部件的平面图；
图3c是图3b的第二示例性结构的第二配置的放大平面图；
图4是根据本揭示案的实施例的在互连级介电层内形成的金属互连结构的形成以及载体基板的附接之后的示例性结构的垂直截面图；
图5是根据本揭示案的实施例的在薄化半导体基板之后的示例性结构的垂直截面图；
图6是根据本揭示案的实施例的在半导体基板的背侧上形成深沟槽之后的示例性结构的垂直截面图；
图7是根据本揭示案的实施例的在移除硬遮罩层及衬垫介电层之后的示例性结构的垂直截面图；
图8是根据本揭示案的实施例的在形成介电金属氧化物衬垫及介电隔离层之后的示例性结构的垂直截面图；
图9是根据本揭示案的实施例的在形成深沟槽隔离结构之后的示例性结构的垂直截面图；
图10是根据本揭示案的实施例的在形成防反射涂料(antireflectivecoating；arc)层、光学折射层、介电栅格材料层、金属反射材料层及经图案化的光阻层之后的示例性结构的垂直截面图；
图11a是根据本揭示案的实施例的在形成复合栅格结构之后的示例性结构的垂直截面图；
图11b是图11a的示例性结构的平面图；铰接垂直平面a–a’对应于图11a的垂直截面图的平面；
图12是根据本揭示案的实施例的在形成光学透明层、滤色片及透镜之后的示例性结构的垂直截面图；
图13是根据本揭示案的实施例的在移除载体基板之后的示例性结构的垂直截面图；
图14是根据本揭示案的实施例的第一光电侦测器电路的第一配置的电路示意图；
图15是根据本揭示案的实施例的第一光电侦测器电路的第二配置的电路示意图；
图16是根据本揭示案的实施例的第二光电侦测器电路的电路示意图；
图17示意性图示合并本揭示案的光电侦测器电路及控制电路的cmos影像感测器；
图18是根据本揭示案的实施例的图示在第一示例性光电侦测器电路的操作期间作为时间函数的电压信号的示例性集合的时序图；
图19是根据本揭示案的实施例的图示用于第一示例性光电侦测器电路中的两个转移栅极的示例性脉冲图案的时序图；
图20是根据本揭示案的实施例的图示在第二示例性光电侦测器电路的操作期间作为时间函数的电压的示例性集合的时序图；
图21是根据本揭示案的实施例的图示用于第二光电侦测器电路中的转移栅极的示例性脉冲图案的时序图；
图22是根据本揭示案的实施例的图示用于形成影像感测器的示例性制程序列的制程流程图。
【符号说明】
500:半导体基板
510:半导体基板
600:前侧感测器部件
601:基板半导体层
602:第二导电类型的钉扎光电二极管层
603:第一导电类型的钉扎层
605:转移栅极
605a:第一转移栅极
605b:第二转移栅极
605c:第三转移栅极
606:内埋式第二导电类型的钉扎光电二极管层
607:第一导电类型的阱
608:浮动扩散区域
608a:第一浮动扩散区域
608b:第二浮动扩散区域
608c:第三浮动扩散区域
609:前表面
611:转移晶体管主体区域
612:主动区域
614:栅极介电质
614t:转移栅极介电质
615:栅极
620:浅沟槽隔离结构
630:转移晶体管
630a:转移晶体管
630b:转移晶体管
640:重设晶体管
650:源极随耦器晶体管
660:选择晶体管
670:互连级介电层
680:金属互连结构
682:金属通孔结构
684:金属线结构
689:粘合缓冲层
690:载体基板
709:背侧表面
711:衬垫介电层
712:硬遮罩层
719:深沟槽
720:深沟槽隔离结构
721:介电金属氧化物衬垫
721l:介电金属氧化物衬垫
722:介电隔离层
722l:介电隔离层
732:防反射涂料(arc)层
734:光学缓冲层
740:栅格结构
742:介电栅格结构
742l:介电栅格材料层
744:金属栅格结构
744l:金属反射材料层
747:光阻层
770:光学透明层
780:滤色片
781:第一类型滤色片
782:第二类型滤色片
790:光学透镜
800:子像素
801(800):第一子像素
801d:第一侦测器区域
801s:第一感测电路区域
802(800):第二子像素
802d:第二侦测器区域
802s:第二感测电路区域
803(800):第三子像素
803d:第三侦测器区域
803s:第三感测电路区域
900:像素
1000:阵列
2000:控制电路
2210:步骤
2220:步骤
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实施所提供的标的的不同特征。下文描述部件及布置的特定实例以简化本揭示案。当然，此些仅为实例且不欲为限制性。举例而言，在下文的描述中，第一特征形成于第二特征上方或第二特征上可包括以直接接触形成第一特征与第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
此外，为了便于描述，本文可使用空间相对性术语(诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。
本揭示案是关于半导体元件，并且具体而言是关于包括至少一个多功能转移栅极的光电侦测器及其操作方法。
大体上，本揭示案的结构及方法可用于为包括光电二极管电路的子像素提供多个功能。光电侦测器电路包括光电侦测器及感测电路。光电侦测器包括：第二导电类型的钉扎光电二极管层，此层与基板半导体层形成p-n接面；至少一个浮动扩散区域，此浮动扩散区域与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及至少一个转移栅极。可通过将至少两个不同脉冲图案施加到至少一个转移栅极以在光电侦测器电路中执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与至少一个转移栅极的相应一者处的脉冲启动之间的延迟时间。
至少两个不同操作可为光电侦测器提供至少两个不同功能。至少两个不同操作中的一者可包括影像撷取操作，此影像撷取操作操作自感测电路产生电输出。电输出具有与累积在第二导电类型的钉扎光电二极管层中的电荷量成比例的量值。在一些实施例中，光电侦测器可继续执行作为影像感测器的典型操作。至少两个不同操作中的另一者可包括用于增强由cmos影像感测器撷取的影像的品质的额外操作。
在一个实施例中，额外操作与个别子像素的内部操作相关，诸如钉扎操作，此钉扎操作在第一导电类型的钉扎层中累积第一导电类型的电荷载流子，第一导电类型的钉扎层与第二导电类型的钉扎光电二极管层形成另一p-n接面。在另一实施例中，额外功能可与溢流放电操作相关，此操作中在执行影像撷取操作之前泄放第二导电类型的钉扎光电二极管层中的电荷。在另一实施例中，额外功能可与cmos影像感测器的全域操作相关，且与任何特定子像素的影像产生无关。举例而言，额外功能或额外操作可包括选自一列表的单个操作或多个操作，此列表包括但不限于，相位侦测v操作(phasedetectionvoperation)、飞行时间侦测操作(time-of-flightdetectionoperation)、单光子雪崩二极管操作(single-photonavalanchediodeoperation)及近红外操作(near-infraredoperation)。下文关于本申请的各个附图描述本揭示案的实施例的各个态样。
参照图1a及图1b，在相应平面图中图示用于影像感测器的像素900的阵列1000的第一配置及影像感测器的像素900的阵列1000的第二配置。影像感测器可为背侧照明(backsideilluminated；bsi)影像感测器装置。然而，应了解，本揭示案的实施例可用于前侧照明(frontsideilluminated；fsi)影像感测器中。
为了自影像感测器产生影像，每个像素900表示最小单位区域。包括像素900的阵列1000的区域在本文中称为像素阵列区域。像素阵列区域中的像素900可成行及成列布置。举例而言，像素阵列区域可包括m行及n列，其中m及n为自1至216，诸如自28至214范围内的整数。像素900的行可用范围自1至m的整数连续编号，且像素900的列可用范围自1至n的整数连续编号。像素pij是指第i行及第j列的像素900。
每个像素900包括至少一个光电侦测器，此光电侦测器用以侦测给定波长范围的辐射。每个像素900可包括多个光电侦测器，此些光电侦测器用以侦测相应波长范围的辐射，此可与多个光电侦测器中的各者不同。在一个实施例中，每个像素900可包括多个子像素，子像素中的各者包括光电侦测器及电子电路的相应组合，此组合用以侦测入射到光电侦测器中的辐射。举例而言，像素900可包括用以侦测红色波长范围(诸如自635nm至700nm的范围)内的辐射的子像素，用以侦测绿色波长范围(诸如自520nm至560nm的范围)内的辐射的子像素，以及用以侦测蓝色波长范围(诸如自450nm至490nm的范围)内的辐射的子像素。此类子像素分别称为红色子像素、绿色子像素及蓝色子像素。
大体上，像素900产生关于单位侦测区域的入射辐射的信息。子像素产生关于在单位侦测区域的区域内侦测到的特定波长范围内的入射辐射的强度的信息。单色像素900可仅包括单个子像素。用以侦测入射辐射的光谱分布的像素900包括具有至少两个不同侦测波长范围的多个子像素。像素阵列区域中的光电侦测器可包括光电二极管、互补金属-氧化物-半导体(cmos)影像感测器、电荷耦合元件(ccd)感测器、主动感测器、被动感测器、其他可适用感测器或上述各项的组合。
参照图2a及图2b，根据本揭示案的实施例图示第一示例性结构中的光电侦测器电路的第一配置。光电侦测器电路包括子像素的区域内的前侧感测器部件600的集合。前侧感测器部件600是指影像感测器的可形成于半导体基板500的前表面609上或可形成于基板半导体层601内的所有部件。光电侦测器电路包括光电侦测器(包含转移晶体管630)及感测电路(640、650、660)，此感测电路包括多个重设晶体管640、多个源极随耦器晶体管650及多个选择晶体管660。
每个子像素可包括相应光电侦测器电路，光电侦测器电路包括可位于子像素的区域内的前侧感测器部件600的子集。可通过改变钉扎光电二极管层的布局而自彼此得出光电侦测器的各个配置，此钉扎光电二极管层包含第二导电类型的钉扎光电二极管层602、至少两个浮动扩散区域608及至少两个转移栅极堆叠结构(614t、605)。可通过改变重设晶体管640、源极随耦器晶体管650及选择器晶体管650的互连集合的总数及/或通过重新布置重设晶体管640、源极随耦器晶体管650及选择器晶体管650的互连集合的布局而彼此得出用于感测电路(640、640、650)的各个配置。
子像素的集合可用作像素，且像素的阵列1000可如图1a或图1b所示地布置，或以任何其他适宜的阵列配置布置，以提供影像感测器。每个子像素可包含单位单元uc，此单位单元可沿至少一个水平方向重复以针对单个像素提供前侧感测器部件600，单个像素可包括单个子像素、两个子像素或三个或更多个子像素。在一个实施例中，单位单元uc的多个实例可沿至少一个水平方向重复。举例而言，可将单位单元uc重复为单位单元uc的二维阵列，此些单位单元以沿第一水平方向hd1的第一周期及沿第二水平方向hd2的第二周期复制。如上文参照图1a及图1b所论述，二维阵列可为矩形阵列或六角形阵列。因此，第二水平方向hd2可垂直于或可不垂直于第一水平方向hd1。
图2b是沿图2a的铰接垂直平面b–b’的第一示例性结构的垂直截面图。参照图2b，半导体基板500包括基板半导体层601。可在基板半导体层601上或中形成每个子像素，此基板半导体层具有前表面609及背表面。基板半导体层601包括半导体材料，诸如具有带隙的硅、锗、硅锗合金、化合物半导体材料或任何其他半导体材料，此带隙不超过待侦测的光子的能量。可基于待由子像素侦测的光子的能量范围选择基板半导体层601内的材料。在一个实施例中，基板半导体层601可包括单晶硅。可将可商购的单晶半导体基板用作半导体基板500。在此处理步骤中提供的半导体基板500具有足够高的厚度以能够承受标准互补金属-氧化物-半导体(cmos)处理步骤。举例而言，半导体基板500的厚度可处于自200微米至1mm的范围内，但亦可使用更小及更大的厚度。
基板半导体层601的顶部部分可经适当掺杂以具有第一导电类型，第一导电类型可为p型或n型。举例而言，可执行磊晶半导体沉积制程以在基板半导体层的上部处形成单晶磊晶半导体材料层，使得第一导电类型的掺杂剂的原子浓度处于自1.0×1013/cm3至1.0×1016/cm3的范围内，但亦可使用更小及更大的原子浓度。单晶磊晶半导体材料层的厚度可处于自1微米至10微米的范围内，但亦可使用更小及更大的厚度。
可通过在随后形成浅沟槽隔离结构620的区域周围的离子布植来形成第一导电类型的阱607。第一导电类型的阱607中的第一导电类型的掺杂剂的原子浓度可处于自1.0×1015/cm3至1.0×1018/cm3的范围内，但亦可使用更小及更大的原子浓度。可形成浅沟槽隔离结构620以提供进出子像素内的各个部件的电隔离。
可使用至少一个遮罩离子布植制程经由半导体基板500的前表面609布植第二导电类型的掺杂剂。第二导电类型与第一导电类型相反。举例而言，若第一导电类型为p型，则第二导电类型为n型，且反之亦然。具有第二导电类型的掺杂的各个掺杂区域由至少一个遮罩离子布植制程形成。可在半导体基板500的前表面609下方形成第二导电类型的钉扎光电二极管层602以使得在平面图中第二导电类型的钉扎光电二极管层602的周边与转移栅极605的边缘重叠。第二导电类型的钉扎光电二极管层602的横向延伸可限于随后形成的转移栅极的一侧。因此，第二导电类型的钉扎光电二极管层602的至少一个边缘可与浅沟槽隔离结构620横向间隔开一区域，在此区域中可随后形成转移栅极及浮动扩散区域。
可通过使用与形成第二导电类型的钉扎光电二极管层602的布植制程期间相比较高的布植能量布植第二导电类型的掺杂剂，在第一导电类型的阱607的底部部分的深度处于第二导电类型的钉扎光电二极管层602下方形成内埋式第二导电类型的钉扎光电二极管层606。内埋式第二导电类型的钉扎光电二极管层606可邻接第一导电类型的阱607。在一个实施例中，每个内埋式第二导电类型的钉扎光电二极管层606可具有邻接第一导电类型的阱607的周边。
在一个实施例中，内埋式第二导电类型的钉扎光电二极管层606与第一导电类型的阱607之间的p-n接面可围绕子像素的整个区域连续延伸以形成大体上圆柱形表面，而无任何穿过其中的开口。p-n接面可在横向围绕子像素的浅沟槽隔离结构620的部分下方连续延伸。内埋式第二导电类型的钉扎光电二极管层606的顶部部分可邻接每个子像素内的第二导电类型的钉扎光电二极管层602的底部部分。第二导电类型的钉扎光电二极管层602的区域可完全位于每个子像素中的下层内埋式第二导电类型的钉扎光电二极管层606的区域内。
在一个实施例中，内埋式第二导电类型的钉扎光电二极管层606的顶表面的深度可处于自400nm至1,500nm的范围内，但亦可使用更小及更大的深度。在一个实施例中，内埋式第二导电类型的钉扎光电二极管层606的底表面的深度可处于自800nm至2,500nm的范围内，但亦可使用更小及更大的深度。
覆盖内埋式第二导电类型的钉扎光电二极管层606的基板半导体层601的未布植部分具有第一导电类型的掺杂，且可随后用作转移晶体管的主体区域。因此，覆盖内埋式第二导电类型的钉扎光电二极管层606的基板半导体层601的未布植部分在本文中称为转移晶体管主体区域611。在一个实施例中，内埋式第二导电类型的钉扎光电二极管层606可具有与随后形成的转移晶体管630相同的横向延伸，且可与环绕第二导电类型的钉扎光电二极管层602及转移晶体管主体区域611的组合的浅沟槽隔离结构620的部分重合。
可通过沉积及图案化包括栅极介电层及栅极层的层堆叠以在半导体基板500的前表面609上方形成栅极堆叠结构(614、605、615)。层堆叠的每个图案化部分组成栅极堆叠结构(614、605、615)，此栅极堆叠结构可为转移栅极堆叠结构(614t、605)及控制栅极堆叠结构(614、615)。每个转移栅极堆叠结构(614t、605)包括栅极介电质及栅极，栅极介电质在本文中称为转移栅极介电质614t，栅极在本文中称为转移栅极605。每个转移栅极堆叠结构(614t、605)位于第二导电类型的钉扎光电二极管层602与浮动扩散区域608中的相应一者之间。每个控制栅极堆叠结构(614、615)包括栅极介电质614及栅极615。
参照图2c，图示第一示例性结构的第二配置，此可通过改变针对第一浮动扩散区域608a、第二浮动扩散区域608b、第一转移栅极605a及第二转移栅极605b的布局而自图2a及图2b的第一示例性结构的第一配置得出。具体而言，第一浮动扩散区域608a及第二浮动扩散区域608b可在图2c的第二配置中彼此相邻地形成，而不是在图2a及图2b的第一示例性结构的第一配置中采用的对角线布置。
参照图2d，图示第一示例性结构的第三配置，此可通过改变针对第一浮动扩散区域608a、第二浮动扩散区域608b、第一转移栅极605a及第二转移栅极605b的布局而自图2a及图2b的第一示例性结构的第一配置得出。具体而言，第一浮动扩散区域608a及第二浮动扩散区域608b可在图2d的第三配置中形成有形状或弧形，而不是在图2a及图2b的第一示例性结构的第一配置中采用的对角线布置。
参照图2e，图示第一示例性结构的第四配置，此可通过形成三个或更多个浮动扩散区域及三个或更多个转移栅极而自图2a及图2b的第一示例性结构的第一配置得出。举例而言，浮动扩散区域可包括第一浮动扩散区域608a、第二浮动扩散区域608b及第三浮动扩散区域608c。转移栅极可包括第一转移栅极605a、第二转移栅极605b及第三转移栅极605c。
图2a至图2e所示的第一示例性结构的每个配置中的每个浮动扩散区域(608a、608b、608c)可连接至重设晶体管640、源极随耦器晶体管650及选择晶体管660的相应组合。在每个配置中，转移栅极介电质614t具有与转移栅极605相同的水平截面形状。
根据本揭示案的态样，如图2a至图2e所示，可在每个光电侦测器电路内形成多个转移栅极堆叠结构(614t、605)。每个转移栅极堆叠结构(614t、605)为转移晶体管630的栅极堆叠结构，且包括栅极介电质614及转移栅极605的堆叠。光电侦测器电路的转移栅极605可包括第一转移栅极605a及第二转移栅极605b。在提供三个或更多个转移栅极605的实施例中(例如，如图2e所示)，转移栅极605可包括第三转移栅极605c。在提供四个或更多个转移栅极605的实施例中，可提供至少一个额外转移栅极(未明确图示)。
大体上参照图2a至图2e且根据本揭示案的实施例，转移栅极605中的各者可由位于像素900的阵列外部的控制电路系统所提供的相应控制信号来单独控制。换言之，可单独操作转移栅极605以执行多个操作或功能，此些操作或功能可彼此或相互关联或可不关联。进一步地，可相继执行或同时执行由多个转移栅极605执行的操作。
控制栅极堆叠结构(614、615)中的各者包括感测电路中的其他晶体管的栅极介电质614及栅极615的相应层堆叠，此感测电路可包括重设晶体管640、源极随耦器晶体管650、选择晶体管660及可用于放大子像素的光电侦测器产生的信号的其他适宜晶体管。
可形成具有第二导电类型的掺杂的各个主动区域(608、612)。根据本揭示案的实施例，各个主动区域(608、612)可包括多个浮动扩散区域608，此些浮动扩散区域可用作转移晶体管630的漏极区域。举例而言，浮动扩散区域608可包括第一浮动扩散区域608a及第二浮动扩散区域608b。若提供三个或更多个浮动扩散区域608，则浮动扩散区域608可包括第三浮动扩散区域608c(参照例如图2e)。若提供四个或更多个浮动扩散区域608，则浮动扩散区域608可包括至少一个额外浮动扩散区域(未明确图示)。
第二导电类型的钉扎光电二极管层602与多个浮动扩散区域608中的各者之间的电流可由多个转移栅极605中的相应一者控制。由于转移栅极605可由不同信号单独控制，可单独控制第二导电类型的钉扎光电二极管层602与多个浮动扩散区域608中的各者之间的电流，以使得浮动扩散区域608中的各者可执行不同功能及可处于不同电压下。多个浮动扩散区域608相互或彼此不接触，且可在针对转移栅极605的适宜偏压条件下相互电隔离。
在说明性实例中，第一转移栅极605a可控制第二导电类型的钉扎光电二极管层602与第一浮动扩散区域608a之间的电流，第二转移栅极605b可控制第二导电类型的钉扎光电二极管层602与第二浮动扩散区域608b之间的电流，且第三转移栅极605c可控制第二导电类型的钉扎光电二极管层602与第三浮动扩散区域608c之间的电流。
第二导电类型的钉扎光电二极管层602在感测期间(亦即，当子像素主动侦测入射在其上的光子时，例如目的是截取画面或拍照)累积电荷(诸如在第二导电类型为n型的实施例中累积电子)，用作转移晶体管630的源极区域。主动区域612包括感测电路中的各个晶体管(640、650、660)的源极区域与漏极区域。可通过转移晶体管主体区域611将浮动扩散区域608与内埋式第二导电类型的钉扎光电二极管层606垂直间隔开。
可通过使用遮罩离子布植制程离子布植第二导电类型的掺杂剂来形成浮动扩散区域608及主动区域612。相应图案化光阻层及栅极堆叠结构(614、605、615)的组合可在离子布植制程期间用作离子布植阻障结构(亦即，遮罩结构)。浮动扩散区域608的底表面的深度可处于自100nm至400nm的范围内，诸如自150nm至250nm，但亦可使用更小及更大的深度。主动区域612的底表面的深度可处于自100nm至600nm的范围内，诸如自150nm至400nm，但亦可使用更小及更大的深度。
可通过第一导电类型的掺杂剂的离子布植在第二导电类型的钉扎光电二极管层602的顶部上直接形成第一导电类型的钉扎层603。第一导电类型的钉扎层603抑制第二导电类型的钉扎光电二极管层602与第一导电类型的钉扎层603之间的界面的耗尽，且电稳定第二导电类型的钉扎光电二极管层602。在本揭示案的各个示例性结构的所有俯视图中皆省略第一导电类型的钉扎层603，以便清楚地图示位于第一导电类型的钉扎层603下方的第二导电类型的钉扎光电二极管层602的横向延伸。第一导电类型的钉扎层603与第二导电类型的钉扎光电二极管层602之间的p-n接面的深度可处于自5nm至100nm的范围内，但亦可使用更小及更大的深度。除了第二导电类型的钉扎光电二极管层602与基板半导体层601之间的p-n接面之外，第一导电类型的钉扎层603与第二导电类型的钉扎光电二极管层602形成额外p-n接面。
可在半导体基板500的前表面609上方形成互连级介电层670，且可在每个子像素内形成连接晶体管(630、640、650、660)的各个节点的金属互连结构680。互连级介电层670可包括相应介电材料，诸如未掺杂的硅玻璃、掺杂的硅玻璃、有机硅酸盐玻璃、多孔介电材料或上述各项的组合。包括各种介电材料(诸如氮化硅、氮氧化硅、碳氧化硅及/或介电金属氧化物)的介电衬垫可视情况用于互连级介电层670中。金属互连结构680可包括各个金属通孔结构682及各个金属线结构684。举例而言，浮动扩散区域608中的各者可通过金属互连结构680的子集连接至相应源极随耦器晶体管650的栅极615。光电侦测器可包含转移晶体管630，且可连接至包括额外晶体管(640、650、660)的感测电路。
感测电路(640、650、660)包括重设晶体管640、源极随耦器晶体管650及选择晶体管660的至少两个互连集合。大体上，在晶体管(640、650、660)的不同互连集合中用于晶体管的栅极615的控制信号可为独立的，但电路修改是可能的，其中晶体管(640、650、660)的不同互连集合内的栅极615共享相同的控制信号或信号的补集(亦即，一者为另一者的相反)。
多个浮动扩散区域608可通过第二导电类型的钉扎光电二极管层602(如图2a、图2c及图2d所示)或通过如图2e所示的浅沟槽隔离结构620彼此横向地间隔开。转移栅极堆叠结构(614t、605)、浮动扩散区域608及感测电路的晶体管(640、650、660)的互连集合的布局可具有旋转对称(如图2a及图2d所示)，或可具有围绕垂直平面的镜面对称(如图2c所示)。或者，如图2e所示，在单位单元uc的布局中可不存在任何旋转对称或镜面对称。
在一个实施例中，可在第二导电类型的钉扎光电二极管层602的相应拐角处提供多个浮动扩散区域608(如图2a、图2c及图2d所示)。在一个实施例中，如图2d所示，多个浮动扩散区域608可部分地环绕第二导电类型的钉扎光电二极管层602的区域，在其中具有间隙。
大体上，可在单位单元uc的区域内提供每个子像素的感测电路(640、650、660)。在一个实施例中，感测电路的晶体管(640、650、660)的每个互连集合可并排布置在相应条带的区域内，此条带位于单位单元uc的边缘附近且沿单位单元uc的侧面的整个长度或沿单位单元uc的侧面的长度的至少30％延伸。在另一实施例中，感测电路的晶体管(640、650、660)的每个互连集合可布置在方块的区域内的转移晶体管630的相应浮动扩散区域608周围，此方块位于单位单元uc的拐角附近。
第一示例性结构包括子像素的至少一个实例。第一示例性结构可包括包含位于半导体基板500上的像素阵列的影像感测器。第一示例性结构可包括位于像素阵列中的相应像素内的多个子像素。在一个实施例中，像素阵列内的每个像素包含子像素的相应实例。
参照图3a，图示第二示例性结构的第一配置，此可通过提供单个转移栅极堆叠结构(614t、605)代替多个转移栅极堆叠结构(614t、605)及通过提供单个浮动扩散区域608代替多个浮动扩散区域608而自第一示例性结构得出。因此，晶体管(640、650、660)的单个互连集合可用于第二示例性结构的感测电路。
第二示例性结构的第一配置可包括第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成至少一个p-n接面。第二示例性结构的第一配置可包括浮动扩散区域608，此浮动扩散区域与第二导电类型钉扎光电二极管层602横向地间隔开。包括转移栅极介电质614t及转移栅极605的转移栅极堆叠结构(614t、605)可位于至少一个第二导电类型的钉扎光电二极管层602与浮动扩散区域608之间。尽管转移栅极介电质614t并未在图3a中明确图示，但应理解，在每个配置中，转移栅极介电质614t皆具有与转移栅极605相同的水平截面形状。转移栅极堆叠结构(614t、605)位于浮动扩散区域608与至少一个第二导电类型的钉扎光电二极管层602中的各者之间。在一个实施例中，转移栅极堆叠结构(614t、605)的栅极长度，亦即沿连接每个第二导电类型的钉扎光电二极管层602与浮动扩散区域608的水平方向的转移栅极堆叠结构(614t、605)的宽度，可始终为一致的。
参照图3b及图3c，第二示例性结构的第二配置可通过以环形配置形成转移栅极605以使得转移栅极605围绕第二导电类型的钉扎光电二极管层602的区域而自图3a的第一示例性结构的第一配置得出。
参照图4，可在半导体基板500的前侧上形成额外互连级介电层670及额外金属互连结构680。可将半导体基板500、互连级介电层670及形成于其中的结构的组件的前侧粘合至载体基板690。载体基板690暂时附接至半导体基板500及互连级介电层670的组件以提供半导体基板500的后续薄化，及提供薄化的半导体基板500及互连级介电层670的组件的后续处理。载体基板690可包括半导体材料、绝缘材料或金属材料，且可具有自300微米至1mm范围内的厚度，但亦可使用更小及更大的厚度。
任何适宜的粘合方法可用于将载体基板690粘合至互连级介电层670的前侧。可用于将载体基板690粘合至互连级介电层670的示例性粘合方法包括但不限于氧化物至氧化物粘合、氧化物至半导体粘合、熔融粘合、混合粘合、阳极粘合、直接粘合、其他适宜的粘合制程及/或上述各项的组合。视情况，包括中间粘合材料(例如，氧化硅、氮化硅或半导体材料)的粘合缓冲层689可用于提供互连级介电层670与载体基板690之间的粘合。
参照图5，可例如通过研磨、抛光、各向同性蚀刻制程及/或各向异性蚀刻制程薄化半导体基板500的背侧。在薄化制程期间，载体基板690可向半导体基板500提供机械支撑。在一个实施例中，半导体基板500可薄化至自1微米至12微米范围内的厚度，诸如自1.5微米至8微米，但亦可使用更小及更大的厚度。在薄化制程之后变薄的半导体基板500在本文中称为薄化的半导体基板510，或称为半导体基板510。薄化的半导体基板510的厚度可由随后在薄化的半导体基板510的背侧上形成的深沟槽的最大深度来决定。在一个实施例中，可选择薄化的半导体基板510的厚度以使得随后在半导体基板510的背侧上形成的深沟槽到达浅沟槽隔离结构620的近端表面。薄化的半导体基板510的背侧表面709可经抛光以提供平行于薄化的半导体基板510的前表面609的平坦水平表面。示例性结构可随后上下颠倒用于进一步处理。
参照图6，可在半导体基板510的背侧表面709上方形成可选衬垫介电层711及硬遮罩层712。可选衬垫介电层711(若存在)可包括氧化硅层，且可具有自5nm至50nm范围内的厚度，但亦可使用更小及更大的厚度。硬遮罩层712包括蚀刻遮罩材料，随后可对衬垫介电层711及/或对半导体基板510选择性移除此蚀刻遮罩材料。举例而言，硬遮罩层712可包括氮化硅、硼硅酸盐玻璃或金属材料。硬遮罩层712可具有自50nm至800nm范围内的厚度，但亦可使用更小及更大的厚度。
光阻层(未图示)可涂覆于硬遮罩层712上方，且可经微影图案化以形成开口，此些开口大体上复制位于下方的浅沟槽隔离结构620的图案。可执行第一蚀刻制程以经由硬遮罩层712及可选衬垫介电层711转移光阻层中的图案。可通过执行第二各向异性蚀刻制程来蚀刻半导体基板510的未遮罩部分，此第二各向异性蚀刻制程经由半导体基板510转移光阻层及硬遮罩层712中的开口的图案。深沟槽719的深度可处于自1微米至10微米的范围内，诸如自1.5微米至8微米。可在第二各向异性蚀刻制程期间完全耗尽光阻层。可经由半导体基板510形成深沟槽719。
深沟槽719可界定子像素800的区域。每个子像素800可位于相应子像素区域内，此子像素区域位于像素的区域内，亦即像素区域内。举例而言，像素的区域可包括第一子像素801(800)的区域、第二子像素802(800)的区域及第三子像素803(800)的区域。在说明性实例中，可在包括用以侦测绿光的光电侦测器的区域中形成第一子像素801，可在包括用以侦测红光的光电侦测器的区域中形成第二子像素802，且可在包括用以侦测蓝光的光电侦测器的区域中形成第三子像素803。每个子像素800可包括含有半导体基板510的图案化柱形部分的体积，此体积由深沟槽719的连接集合横向包围。像素的像素区域包括用于像素内含有的子像素800的集合的所有子像素区域。
参照图7，可对半导体基板510、衬垫介电层711及浅沟槽隔离结构620选择性移除硬遮罩层712。在说明性实例中，若硬遮罩层712包括氮化硅，则可执行使用热磷酸的湿式蚀刻制程以移除硬遮罩层712。随后，可对半导体基板510选择性移除衬垫介电层711。
参照图8，介电金属氧化物衬垫721l可保形沉积在半导体基板510的实体暴露表面上方。在浅沟槽隔离结构620在实体暴露于深沟槽719的实施例中，介电金属氧化物衬垫721l可形成于深沟槽719的侧壁上，形成于半导体基板510的背侧表面709上，以及形成于浅沟槽隔离结构620的表面上。介电金属氧化物衬垫721l包括具有大于7.9的介电常数的介电金属氧化物材料(亦即，“高介电常数”介电材料)。可用于介电金属氧化物衬垫721l的示例性介电金属氧化物材料包括氧化铪、氧化铝、氧化锆、氧化镁、氧化钙、氧化钇、氧化钽、氧化锶、氧化钛、氧化镧、氧化钡或上述各项的组合。其他适宜金属材料属于本揭示案涵盖的范畴内。可使用化学气相沉积制程或原子层沉积(atomiclayerdeposition；ald)沉积介电金属氧化物衬垫721l。介电金属氧化物衬垫721l的厚度可处于自2nm至6nm的范围内，但亦可使用较小及较大的厚度。
可形成介电金属氧化物衬垫721l以提供负电荷捕集。举例而言，介电金属氧化物衬垫721l可使用非化学计量的富氧组合物沉积，或可例如使用电浆执行表面处理以具有非化学计量的富氧表面压缩。在此类实施例中，介电金属氧化物衬垫721l可包括具有带负电荷的间隙氧原子及/或悬挂或断裂的金属氧化物键的富氧介电金属氧化物材料，从而在介电金属氧化物衬垫721l内提供负电荷的累积。在说明性实例中，介电金属氧化物衬垫721内累积的负电荷的面密度可处于自5.0×109电子/cm2至1.0×1014电子/cm2的范围内，诸如自1.0×1010电子/cm2至2.0×1013电子/cm2。与诸如氮化硅或氧化硅的其他介电材料相比，用于介电金属氧化物衬垫721l中的介电金属氧化物材料可累积较多的负电荷。介电金属氧化物衬垫721l中的负电荷增加了第一导电类型的阱607及半导体基板510的基板半导体层601的界面部分内的空穴累积。可在第一导电类型的阱607及半导体基板510的基板半导体层601的靠近介电金属氧化物衬垫721l的部分内形成耗尽区域。耗尽区域减少影像感测器的暗电流及/或白色像素。
可通过在深沟槽719的剩余体积中保形沉积介电材料来形成介电隔离层722l。介电隔离层722l包括介电材料，诸如未掺杂的硅玻璃、掺杂的硅玻璃(诸如硼硅酸盐玻璃)或上述各项的组合。介电金属氧化物衬垫721l与介电隔离层722l的组合可填充深沟槽719(具有或不具有接缝及/或包封的空腔)。
参照图9，可通过平坦化制程自半导体基板510的背侧表面709上方移除介电隔离层722l及介电金属氧化物衬垫721l的水平部分。可使用凹槽蚀刻及/或化学机械平坦化制程来移除介电隔离层722l及介电金属氧化物衬垫721l的水平部分。在一个实施例中，所得介电金属氧化物衬垫721可在移除所得介电隔离层722的水平部分的凹槽蚀刻制程期间用作蚀刻终止层，或在移除介电隔离层722的水平部分的化学机械平坦化制程期间用作终止层。可随后通过执行各向同性蚀刻制程(诸如湿式蚀刻制程)来移除覆盖半导体基板510的背侧表面709的介电金属氧化物衬垫721的水平部分，此各向同性蚀刻制程对半导体基板510的半导体材料选择性蚀刻介电金属氧化物衬垫721的材料。介电金属氧化物衬垫721及介电隔离层722的剩余垂直延伸部分填充深沟槽719，且在本文中称为深沟槽隔离结构720。
参照图10，可选防反射涂料(arc)层732、光学缓冲层734、介电栅格材料层742l及金属反射材料层744l可相继沉积在半导体基板510的背侧表面709上方。
可选arc层732包括防反射涂料，此防反射涂料减少半导体基板510的半导体材料与覆盖材料层(亦即，光学缓冲层734)之间的反射。可选arc层732(若存在)可具有介于半导体基板510的半导体材料的折射率与光学缓冲层734的折射率之间的折射率。可选arc层732可包括单个材料层或具有逐渐变化的折射率的多个层的层堆叠。可选arc层732包括光学透明材料，且可包括半导体材料、绝缘材料、导电材料及/或聚合材料。arc层732可具有自50nm至300nm范围内的厚度，但亦可使用更小及更大的厚度。
光学缓冲层734包括半导体材料(诸如硅、锗、硅锗合金或iii-v族化合物半导体材料)或介电材料(诸如氧化硅、氮氧化硅、氮化硅或介电金属氧化物(例如，氧化铝)。光学缓冲层734包括促进在随后的各向异性蚀刻制程期间形成具有高深宽比的沟槽的材料。光学缓冲层734可形成为具有两个水平平坦表面的未图案化(毯覆)材料层，两个水平平坦表面平行于半导体基板510的背侧表面709。光学缓冲层734的远端表面为光学缓冲层734的两个水平平坦表面中的一者，此表面距离半导体基板510(亦即光学缓冲层734的顶表面)较远。
介电栅格材料层742l可包括介电材料，诸如氧化硅、多孔介电材料、聚酰亚胺或另一介电材料。介电栅格材料层的厚度可处于自50nm至500nm的范围内，但亦可使用更小及更大的厚度。金属反射材料层744l可包括可提供高反射率的金属材料。举例而言，金属反射材料层744l可包括银、铝、铜、金或任何其他高反射性金属材料。金属反射材料层744l的厚度可处于自50nm至500nm的范围内，但亦可使用更小及更大的厚度。
光阻层747可涂覆于金属反射材料层744l上方，且可经微影图案化以在第二导电类型的钉扎光电二极管层602的区域内形成开口，亦即在光电侦测器的包括第二导电类型的钉扎光电二极管层602与第一导电类型的阱607之间的相应p-n接面的区域内形成开口。感测电路的晶体管(诸如重设晶体管640、源极随耦器晶体管650及选择晶体管660)的区域可被或可不被光阻层747覆盖。
参照图11a及图11b，未被光阻层747的经图案化部分遮蔽的介电栅格材料层742l及金属反射材料层744l的部分可经蚀刻以形成穿过其中的开口。介电栅格材料层742l的剩余部分形成介电栅格结构742，且金属反射材料层744l的剩余部分形成金属栅格结构744。介电栅格结构742与金属栅格结构744的堆叠组成栅格结构740，此栅格结构也称为复合栅格结构。
栅格结构740可覆盖第二导电类型的钉扎光电二极管层602的周边，且针对位于相应子像素800内的每个光电侦测器界定光收集区域。像素900可包括用以侦测不同波长的光的子像素的集合。每个像素900可位于相应像素区域内，此像素区域包括子像素800的集合。举例而言，像素900可包括第一子像素801的至少一个实例，第二子像素802的至少一个实例，及第三子像素803的至少一个实例。在图示实例中，像素可包括位于第一子像素区域的第一子像素801(诸如绿色子像素)，位于两个第二子像素区域的两个第二子像素802(诸如两个红色子像素)，及位于第三子像素区域的第三子像素803(诸如蓝色子像素)。大体上，像素900可包括用以侦测不同波长范围的光的至少两种类型的子像素800的各个组合。或者，影像感测器可为包括单一类型子像素800的单色影像感测器。在此实施例中，每个像素900可仅包括单个子像素800。
大体上，栅格结构740至少包含具有反射侧壁的金属栅格结构744。栅格结构740可包含复合栅格结构，此复合栅格结构包括具有反射侧壁的金属栅格结构744与介电栅格结构742的垂直堆叠。栅格结构740可形成于光学缓冲层734的远端表面上方。栅格结构740包括开口，此些开口覆盖包含转移晶体管630的光电侦测器中的相应一者上。与栅格结构的底表面接触的光学缓冲层734的远端表面的部分是光学缓冲层734的远端表面的平坦远端表面部分。在图案化栅格结构的各向异性蚀刻制程期间，未与栅格结构740接触的光学缓冲层734的远端表面的部分可相对于包括栅格结构的底表面的水平平面并行垂直地凹进。
栅格结构740可将每个子像素800分成侦测器区域及感测电路区域。举例而言，第一子像素801可包括第一侦测器区域801d及第一感测电路区域801s，第一侦测器区域801d覆盖第一子像素801的第二导电类型的钉扎光电二极管层602，第一感测电路区域801s覆盖第一子像素801的感测电路(640、650、660)。第二子像素802可包括第二侦测器区域802d及第二感测电路区域802s，第二侦测器区域802d覆盖第二子像素802的第二导电类型的钉扎光电二极管层602，第二感测电路区域802s覆盖第二子像素802的感测电路(640、650、660)。第三子像素803可包括第三侦测器区域803d及第三感测电路区域803s，第三侦测器区域803d覆盖第三子像素803的第二导电类型的钉扎光电二极管层602，第三感测电路区域803s覆盖第三子像素803的感测电路(640、650、660)。大体上，像素900内的所有子像素800的集合可以任何图案布置，此图案促进像素900的阵列1000内的像素900的周期性重复。
参照图12，可在栅格结构740上方形成具有平坦顶表面的光学透明层770。光学透明层770可通过沉积诸如可流动氧化物(flowableoxide；fox)的自平坦化介电材料形成。或者，可沉积及平坦化(例如，通过化学机械平坦化)透明介电材料以提供光学透明层770。
光学透明层770垂直延伸穿过栅格结构740中的开口，且具有与第一折射率不同的第二折射率。在光学缓冲层734上形成光学透明层770。
各种滤色材料可涂覆于光学透明层770上方，且可经图案化以形成各个滤色片780。滤色片780可包括第一子像素801的区域内形成的第一类型滤色片781、第二子像素802的区域内形成的第二类型滤色片782及第三子像素803的区域内形成的第三类型滤色片783。可选择每种滤色材料的组合物以使得目标波长范围内的光通过滤色材料，而目标波长范围以外的光被滤色材料吸收。
可通过将光学透明材料涂覆于滤色片780上方及通过将光学透明材料图案化成具有凸面的材料部分以在滤色片780上方形成光学透镜790，此些凸面以栅格结构740内的下层开口中的相应一者为中心。
参照图13，载体基板690及粘合缓冲层689(若存在)可与互连级介电层670分离。可在载体基板690与半导体基板510分离之前或之后，将半导体基板510及上方的元件结构分割为分立的影像感测器。
大体上，可在半导体基板510上形成像素的阵列1000。像素的阵列1000内的每个像素包含至少一个子像素，且每个子像素包含位于半导体基板510的前表面609上的相应光电侦测器(包含转移晶体管630)及相应感测电路(640、650、660)。
参照图14，根据本揭示案的实施例图示用于第一光电侦测器电路的第一配置的电路示意图。第一光电侦测器电路的第一配置包括转移晶体管630及晶体管(640、650、660)的两个互连集合。如图2a至图2d所示，可使用第一示例性结构的配置实施第一光电侦测器电路的第一配置。光电侦测器可包含转移晶体管630(630a、630b)。转移晶体管630可包括第二导电类型的钉扎光电二极管层602及内埋式第二导电类型的钉扎光电二极管层606的组合与具有第一导电类型的掺杂的基板半导体层601之间的p-n接面。第一导电类型的钉扎层603可提供于第二导电类型的钉扎光电二极管层602的顶侧上，以提供电荷钉扎且从而减少暗电流及白色像素效应。基板半导体层601、内埋式第二导电类型的钉扎光电二极管层606、第二导电类型的钉扎光电二极管层602及第一导电类型的钉扎层603的集合用作钉扎光电二极管ppd。第二导电类型的钉扎光电二极管层602用作转移晶体管630的源极区域。
可提供第一浮动扩散区域608a(标记为“fd1”)及第二浮动扩散区域608b(标记为“fd2”)。第一浮动扩散区域608a可用作转移晶体管630a的第一漏极区域，且第二浮动扩散区域608b用作转移晶体管630b的第二漏极区域。第一转移栅极605a(标记为“tg1”)控制累积在第二导电类型的钉扎光电二极管层602中的电荷穿过位于第一转移栅极605a下方的第一半导体通道至浮动扩散区域608的转移。第二转移栅极605b(标记为“tg2”)控制累积在第二导电类型的钉扎光电二极管层602中的电荷穿过位于第二转移栅极605b下方的第二半导体通道至浮动扩散区域608的转移。转移晶体管630(630a或者630b)可用作光电侦测器。
感测电路可包括场效晶体管(640、650、660)的两个互连组件。场效晶体管(640、650、660)的每个互连组件连接至第一浮动扩散区域及第二浮动扩散区域(608a、608b)的相应一者。场效晶体管(640、650、660)的第一互连组件包括第一重设晶体管rst1、第一源极随耦器晶体管sf1及第一选择晶体管sel1。场效晶体管(640、650、660)的第二互连组件包括第二重设晶体管rst2、第二源极随耦器晶体管sf2及第二选择晶体管sel2。每个重设晶体管640(亦即，rst1及rst2)用以在紧接感测之前泄放浮动扩散区域608中的电荷，使得在感测期间累积在相应浮动扩散区域(608a或608b)中的电荷与累积在第二导电类型的钉扎光电二极管层602中的电荷成线性比例。每个源极随耦器晶体管650(亦即，sf1及st2)的栅极经由金属互连结构的集合电连接至相应浮动扩散区域(608a或608b)。因此，每个源极随耦器晶体管650的栅极处的电压与相应浮动扩散区域(608a或608b)中的电荷成比例。每个选择晶体管660(亦即，sel1及sel2)可在读取操作期间导通，以在相应源极随耦器晶体管与选择晶体管660的共用节点处将电压(由相应源极随耦器晶体管650的栅极处的电压调变的)输出至列输出总线(标记为“v_out”)。在一个实施例中，可联结第一选择晶体管sel1的输出节点与第二选择晶体管sel2的输出节点，且施加到第一选择晶体管sel1及第二选择晶体管sel2的栅极的栅电压可用以仅输出来自两个选择晶体管(sel1、sel2)中的一者的单个输出电压。通过在感测电路内提供场效晶体管(640、650、660)的额外互连组件，可针对图2e中图示的第一示例性结构的配置得出类似电路示意图。
参照图15，图示根据本揭示案的实施例的第一光电侦测器电路的第二配置。第一光电侦测器电路的第二配置可通过将来自第一选择晶体管sel1的输出电压连接至第一列输出总线(标记为“v_out1”)及通过将来自第二选择晶体管sel2的输出电压连接至第二列输出总线(标记为“v_out2”)而自第一光电侦测器电路得出。在此实施例中，施加到第一选择晶体管sel1及第二选择晶体管sel2的栅极的栅电压可彼此独立。来自第一选择晶体管sel1的输出电压及来自第二选择晶体管sel2的输出电压可同时提供至第一列输出总线及第二列输出总线。可使用如图2a至图2d所示的第一示例性结构的配置实施第一光电侦测器电路的第二配置。
参照图16，根据本揭示案的实施例图示用于第二光电侦测器电路的电路示意图。第二光电侦测器电路包括转移晶体管630及晶体管的一个互连集合(640、650、660)。可使用如图3a至图3c所示的第二示例性结构的配置实施第二光电侦测器电路。转移晶体管630包括第二导电类型的钉扎光电二极管层602及内埋式第二导电类型的钉扎光电二极管层606的组合与具有第一导电类型的掺杂的基板半导体层601之间的p-n接面。第一导电类型的钉扎层603提供于第二导电类型的钉扎光电二极管层602的顶侧上，以提供电荷钉扎且从而减少暗电流及白色像素效应。基板半导体层601、内埋式第二导电类型的钉扎光电二极管层606、第二导电类型的钉扎光电二极管层602及第一导电类型的钉扎层603的集合用作钉扎光电二极管ppd。第二导电类型的钉扎光电二极管层60用作转移晶体管630的源极区域，且标记为“fd”的浮动扩散区域608用作转移晶体管630的漏极区域。标记为“tg”的转移栅极605控制累积在第二导电类型的钉扎光电二极管层602中的电荷至浮动扩散区域608中的转移。转移晶体管630(630a或者630b)可用作光电侦测器。
感测电路(640、650、660)可包括重设晶体管640(标记为“rst”)，此重设晶体管用以在紧接感测之前泄放浮动扩散区域608中的电荷，使得在感测期间累积在浮动扩散区域608中的电荷与累积在第二导电类型的钉扎光电二极管层602中的电荷成线性比例。源极随耦器晶体管650(标记为“sf”)的栅极经由金属互连结构的集合电连接至浮动扩散区域608。因此，源极随耦器晶体管650的栅极处的电压与浮动扩散区域608中的电荷成比例。选择晶体管(标记为“sel”)660在读取操作期间导通，以在源极随耦器晶体管与选择晶体管660的共用节点处将电压(由源极随耦器晶体管650的栅极处的电压调变的)输出至列输出总线(标记为“colbus”)。
参照图17，图示合并本揭示案的光电侦测器电路及控制电路的cmos影像感测器。cmos影像感测器包括像素900的阵列1000，此像素的阵列包含如上文所述的子像素800的各个结构。进一步地，cmos影像感测器包括控制电路2000，此控制电路用以产生施加到阵列1000内的转移栅极605及阵列1000的感测电路(640、650、660)的场效晶体管的栅极615的各个控制信号。
每个子像素800包括光电侦测器电路(630、640、650、660)的实例。光电侦测器电路包括光电侦测器(包含转移晶体管630)及感测电路(640、650、660)，此光电侦测器及感测电路位于具有第一导电类型的掺杂的基板半导体层601上方。光电侦测器包含：第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成p-n接面；至少一个浮动扩散区域608，此浮动扩散区域与第二导电类型的钉扎光电二极管层602的周边横向地间隔开；以及至少一个转移栅极605。
根据本揭示案的实施例，可通过将至少两个脉冲图案施加到至少一个转移栅极605以在光电侦测器电路(630、640、650、660)的至少一个实例及/或每个实例中执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间，脉冲幅度，以及施加到感测电路(640、650、660)的控制信号与至少一个转移栅极605的相应一者处的脉冲启动之间的延迟时间。
在一个实施例中，可由图17的cmos影像感测器执行的至少两个不同操作可包含影像撷取操作以及额外操作，影像撷取操作自感测电路(640、650、660)产生电输出，此电输出具有与累积在第二导电类型的钉扎光电二极管层602中的电荷量成比例的量值，额外操作并未产生侦测到的光子强度的二维影像。在说明性实例中，额外操作可包含选自以下的单个操作或多个操作：相位侦测自动聚焦操作、飞行时间侦测操作、单光子雪崩二极管操作及近红外操作。
相位侦测自动聚焦操作为可用本揭示案的cmos影像感测器执行的操作。在cmos影像感测器中提供成对遮蔽像素，此称为相位侦测像素。成对遮蔽像素可彼此实体间隔开以在拍摄两个低解析度照片之后提供相位信息的侦测。两个不同较低解析度的影像可使用相位侦测像素拍摄，且可经比较找到用于透镜的最佳设定，以获取高解析度影像的最佳可能影像。具体而言，自相位侦测像素产生的相位信息可用于决定最佳高解析度影像的焦距。在用于影像感测器的通用处理单元接收焦距信息之后，通用处理单元可驱动透镜移动至具有最佳焦点的位置。相位侦测自动聚焦操作可提供cmos影像感测器的透镜的焦距的速度调节。
飞行时间侦测操作使用飞行时间技术，以通过量测人造光信号的往返时间来解析本揭示案的cmos影像感测器与针对由cmos影像感测器拍摄的影像的每个点的标的之间的距离，人造光信号是由发射预定波长光的雷射或发光二极管提供。cmos影像感测器的每个像素可包含用以侦测预定波长的光的子像素及/或由此子像素组成。基于雷射的飞行时间侦测操作可用作无扫描仪光侦测与测距(lightdetectionandranging；lidar)操作的一部分，其中使用每个雷射脉冲撷取整个场景，而非诸如在扫描lidar系统中使用雷射束逐点撷取整个场景。飞行时间侦测操作可用于决定几厘米至多数公里范围内的距离。目前，距离解析度为约1cm。在飞行时间侦测操作期间，每个像素(及/或每个子像素)可量测光自照明单元(可为雷射源或发光二极管)传播至物件及返回到cmos影像感测器所用的时间。可使用各个栅极(615、605)的快速操作。
单光子雪崩二极管操作是光生载流子经由光电效应触发短时间的大雪崩电流的操作。经由碰撞游离，电荷载流子(诸如电子及空穴)在高电场中加速以具有高动能。电荷载流子的高动能通过游离块状材料产生额外电荷载流子。在来自单电荷载流子的高电场存在的情况下，电荷载流子的数量可以指数方式增加。在单光子雪崩操作中，使cmos影像感测器的像素的p-n接面反向偏压。可将像素设计为以远高于击穿电压的反向偏压的电压操作。单光子雪崩二极管操作可通过在控制电路系统中提供用以感测雪崩电流的前边缘的电路来有效地执行，以产生与雪崩累积同步的标准输出脉冲，通过将偏压降低至击穿电压来中止雪崩，以及将光电二极管恢复到操作位准。可通过计算量测时槽内的输出脉冲的数量来获得信号强度。可通过量测输出脉冲的时间分布来获得信号的时间相关波形。
近红外操作是使用包括近红外滤光器的子像素阵列撷取近红外光的操作。用于近红外操作的控制脉冲的时序可与用于基于可见光谱中的光产生影像的控制脉冲的时序不同。特定而言，由于光电侦测器在近红外范围处的低敏感度，可延长用于光电侦测器(包含转移晶体管630)的曝光时间，且与用于在可见光谱中撷取影像的常规操作相比，可修改用于光电侦测器的各个栅极(605、615)的脉冲图案。
额外操作可与通过抑制背景杂讯来增强由cmos影像感测器撷取的影像的品质相关。在一个实施例中，光电侦测器包含第一导电类型的钉扎层603，此层与第二导电类型的钉扎光电二极管层602形成另一p-n接面，且额外操作包含在第一导电类型的钉扎层603中累积第一导电类型的电荷载流子的钉扎操作。在一个实施例中，额外操作包含溢流放电操作，其中在执行影像撷取操作之前泄放第二导电类型的钉扎光电二极管层602中的电荷。
参照图18，将电压的示例性集合图示为在图14或图15的第一示例性光电侦测器电路的操作期间的时间函数。v_ppd是指图14或图15的钉扎光电侦测器ppd处的电压。v_tg1是指施加到第一转移栅极tg1的电压，及v_tg2是指施加到第二转移栅极tg2的电压。v_sel1是指施加到第一选择器晶体管sel1的栅极的电压，及v_sel2是指施加到第二选择器晶体管sel2的栅极的电压。不同脉冲图案(由v_tg1及v_tg2所图示)可同时施加到同一子像素内(亦即，同一光电侦测器电路(630、640、650、660)内)的多个转移栅极605。此外，可利用包括至少两个不同脉冲图案的脉冲图案的相应串将每个转移栅极(tg1、tg2)电偏压。大体上，施加到多个转移栅极605的不同脉冲图案可启用图14或图15的第一示例性光电侦测器电路的同时多个操作。同时多个操作可包括影像撷取操作及至少一个额外操作，额外操作诸如相位侦测自动聚焦操作、飞行时间侦测操作、单光子雪崩二极管操作及/或近红外操作。
参照图19，根据本揭示案的实施例图示用于第一示例性光电侦测器电路中的两个转移栅极(tg1、tg2)的示例性脉冲图案。在此实例中，四个不同脉冲图案可相继施加到两个转移栅极(tg1、tg2)中的各者以针对两个转移栅极(tg1、tg2)中的各者提供四个不同操作。此外，由两个转移栅极(tg1、tg2)执行的操作可具有相同类型或具有不同类型。
共同参照图14、图15、图18及图19，每个子像素的至少一个转移栅极605可包含多个转移栅极605。可将至少两个不同脉冲图案施加到多个转移栅极605内的至少两个不同转移栅极605。在一个实施例中，至少一个浮动扩散区域608可包含彼此或相互电隔离的多个浮动扩散区域608。在一个实施例中，多个浮动扩散区域608包含第一浮动扩散区域608a及第二浮动扩散区域608b，以及多个转移栅极605包含第一转移栅极605a，此第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第一浮动扩散区域608a之间的第一通道区域，且包含第二转移栅极605b，此第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第二浮动扩散区域608b之间的第二通道区域。
在一个实施例中，感测电路(640、650、660)包含第一源极随耦器晶体管sf1及第二源极随耦器晶体管sf2，第一源极随耦器晶体管sf1用以产生与累积在第一浮动扩散区域608a中的电荷成比例的第一输出电压，第二源极随耦器晶体管sf2用以产生与累积在第二浮动扩散区域608b中的电荷成比例的第二输出电压。在一个实施例中，如图15所示，感测电路(640、650、660)包含两个输出节点(诸如v_out1及v_out2的节点)，此些输出节点用以单独输出来自第一源极随耦器晶体管sf1的第一输出电压及来自第二源极随耦器晶体管sf1的第二输出电压。在另一实施例中，如图14所示，感测电路(640、650、660)包含两个输出节点(诸如v_out1及v_out2的节点)，此些输出节点用以一次输出一个选自以下的电压：来自第一源极随耦器晶体管sf1的第一输出电压及来自第二源极随耦器晶体管sf2的第二输出电压。
参照图20，将电压的示例性集合图示为在图16的第二示例性光电侦测器电路的操作期间的时间函数。v_sel是指施加到图16的选择晶体管sel的栅极的电压。v_ppd是指图16的钉扎光电侦测器ppd处的电压。v_tg是指施加到转移栅极tg的电压。v_rst是指施加到重设晶体管rst(亦即，重设晶体管640)的栅极的电压。v_fd是指浮动扩散区域608处的电压。不同脉冲图案(诸如脉冲图案1及脉冲图案2)可同时施加到转移栅极605。换言之，可利用包括至少两个不同脉冲图案的脉冲图案的相应串将转移栅极605电偏压。可选择至少两个不同脉冲图案以相继启用影像撷取操作及至少一个额外操作，额外操作诸如相位侦测自动聚焦操作、飞行时间侦测操作、单光子雪崩二极管操作及/或近红外操作。
参照图21，根据本揭示案的实施例图示用于第二示例性光电侦测器电路中的转移栅极605的示例性脉冲图案。在此实例中，四个不同脉冲图案可相继施加到转移栅极605以针对转移栅极605提供四个不同操作。大体上，不同脉冲图案的任何顺序组合可施加到转移栅极605以启用图16的第二示例性光电侦测器电路中的顺序多个操作。顺序多个操作可包括影像撷取操作及至少一个额外操作，额外操作诸如相位侦测自动聚焦操作、飞行时间侦测操作、单光子雪崩二极管操作及/或近红外操作。
共同参照图16、图20及图21，每个子像素的至少一个转移栅极605可由单个转移栅极605组成，且至少两个不同脉冲图案相继施加到单个转移栅极605。
参照图22，根据本揭示案的实施例提供操作诸如影像感测器的装置的大体方法。参照步骤2210，提供包括光电侦测器电路(630、640、650660)的实例的装置。光电侦测器电路(630、640、650660)包括光电侦测器(包含转移晶体管630)及感测电路(640、650、660)。光电侦测器及感测电路(640、650、660)位于具有第一导电类型的掺杂的基板半导体层601上方。光电侦测器包含：第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成p-n接面；至少一个浮动扩散区域608，此浮动扩散区域与第二导电类型的钉扎光电二极管层602的周边横向地间隔开；以及至少一个转移栅极605。参照步骤2220，可通过将至少两个脉冲图案施加到至少一个转移栅极605以在光电侦测器电路(630、640、650660)的实例中执行至少两个不同操作。
大体上，本揭示案的实施例的光电侦测器电路可包含包括像素900的阵列1000的cmos影像感测器内的子像素的实例。像素900中的各者可包含至少一个子像素。
参照所有附图且根据本揭示案的各个实施例，提供操作装置的方法，其中方法包括提供包括光电侦测器电路630、640、650、660的实例的装置的操作，其中光电侦测器电路630、640、650、660包括光电侦测器630及感测电路640、650、660，此些光电侦测器及感测电路位于具有第一导电类型的掺杂的基板半导体层601上方，其中光电侦测器630包含：第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成p-n接面；至少一个浮动扩散区域608，此浮动扩散区域与第二导电类型的钉扎光电二极管层602的周边横向地间隔开；以及至少一个转移栅极605。方法进一步包括通过将至少两个脉冲图案施加到至少一个转移栅极605以在光电侦测器电路的实例中执行至少两个不同操作的操作，其中至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路640、650、660的控制信号与至少一个转移栅极605的相应一者处的脉冲启动之间的延迟时间。
在一实施例中，提供半导体元件，此半导体元件包含具有第一导电类型的掺杂的基板半导体层601及光电侦测器电路(630、640、650、660)，此光电侦测器电路位于基板半导体层601上且包含光电侦测器(包含转移晶体管630)及感测电路(640、650、660)。光电侦测器包含：第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成p-n接面；至少一个浮动扩散区域608，此浮动扩散区域与第二导电类型的钉扎光电二极管层602的周边横向地间隔开；以及至少一个转移栅极605。光电侦测器电路(630、640、650、660)用以通过将至少两个不同脉冲图案同时及/或相继施加到至少一个转移栅极605来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路(640、650、660)(可包括至感测电路中的任何晶体管的闸控制电压)的控制信号与至少一个转移栅极605的相应一者处的脉冲启动之间的延迟时间。
在一个实施例中，至少一个转移栅极605由单个转移栅极组成(如图3a至图3c及图16所示)，且至少两个不同脉冲图案可相继施加到单个转移栅极605(如图20及图21所示)。
在一个实施例中，至少一个转移栅极605包含多个转移栅极605(如图2a至图2e、图14及图15所示)，且至少两个不同脉冲图案施加到多个转移栅极605内的至少两个不同转移栅极605(如图18及图19所示)。
在一个实施例中，至少一个浮动扩散区域608包含彼此或相互电隔离的多个浮动扩散区域608(如图2a至图2e、图14及图15所示)。在一个实施例中，多个浮动扩散区域608包含第一浮动扩散区域608a及第二浮动扩散区域608b，以及多个转移栅极605包含第一转移栅极605a，此第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第一浮动扩散区域608a之间的第一通道区域，且包含第二转移栅极605b，此第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第二浮动扩散区域608b之间的第二通道区域。在一个实施例中，感测电路(640、650、660)包含第一源极随耦器晶体管sf1及第二源极随耦器晶体管sf2，第一源极随耦器晶体管sf1用以产生与累积在第一浮动扩散区域608a(亦即，fd1)中的电荷成比例的第一输出电压，第二源极随耦器晶体管sf2用以产生与累积在第二浮动扩散区域608b(亦即，fd2)中的电荷成比例的第二输出电压。
根据本揭示案的实施例，提供cmos影像感测器，包括位于具有第一导电类型的掺杂的基板半导体层601上的像素900的阵列1000。像素900中的各者包含至少一个子像素800，且每个子像素800包含光电侦测器电路(630、640、650、660)，此光电侦测器电路包括包含转移晶体管630的光电侦测器及感测电路(640、650、660)。光电侦测器包含：第二导电类型的钉扎光电二极管层602，此层与基板半导体层601形成p-n接面；多个浮动扩散区域608，此些浮动扩散区域彼此或相互电隔离且与第二导电类型的钉扎光电二极管层602的周边横向地间隔开；以及多个转移栅极605。光电侦测器电路(640、650、660)可用以通过将至少两个脉冲图案同时及/或相继施加到多个转移栅极605来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与多个转移栅极605的相应一者处的脉冲启动之间的延迟时间。
在一个实施例中，多个浮动扩散区域608包含第一浮动扩散区域608a及第二浮动扩散区域608b。多个转移栅极605包含第一转移栅极605a，此第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第一浮动扩散区域608a之间的第一通道区域，且包含第二转移栅极605b，此第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层602与第二浮动扩散区域608b之间的第二通道区域。感测电路包含第一源极随耦器晶体管sf1及第二源极随耦器晶体管sf2，第一源极随耦器晶体管sf1用以产生与累积在第一浮动扩散区域608a中的电荷成比例的第一输出电压，第二源极随耦器晶体管sf2用以产生与累积在第二浮动扩散区域608b中的电荷成比例的第二输出电压。
本揭示案的各个方法及结构可用于提供光电侦测器电路，此光电侦测器电路可包含cmos影像感测器的子像素且可使用共用钉扎光电二极管ppd执行多个功能。多个功能可包括典型影像撷取操作及至少另一额外操作，此些操作可向cmos影像感测器提供额外的功能及/或可增强撷取影像的品质。
在本揭示内容的一些实施方式中，一种操作装置的方法包含以下操作：提供包括光电侦测器电路的装置，其中光电侦测器电路包括光电侦测器及感测电路，光电侦测器及感测电路位于具有第一导电类型的掺杂的基板半导体层上方，其中光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；至少一个浮动扩散区域，浮动扩散区域与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及至少一个转移栅极。通过将至少两个不同脉冲图案施加到至少一个转移栅极以在光电侦测器电路中执行至少两个不同操作，其中至少两个不同脉冲图案相互在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与至少一个转移栅极的相应一者处的脉冲启动之间的延迟时间。
在一些实施方式中，至少两个不同操作包含：影像撷取操作及额外操作。影像撷取操作自感测电路产生电输出，电输出具有与累积在第二导电类型的钉扎光电二极管层中的电荷量成比例的量值。额外操作增强侦测到的光子强度的二维影像的品质。
在一些实施方式中，额外操作包含选自以下的一单个操作或多个操作：相位侦测v操作、飞行时间侦测操作、单光子雪崩二极管操作，以及近红外操作。
在一些实施方式中，光电侦测器包含第一导电类型的钉扎层，其与第二导电类型的钉扎光电二极管层形成另一p-n接面。额外操作包含钉扎操作，钉扎操作在第一导电类型的钉扎层中累积第一导电类型的电荷载流子。
在一些实施方式中，额外操作包含溢流放电操作，其中在执行影像撷取操作之前泄放第二导电类型的钉扎光电二极管层中的电荷。
在一些实施方式中，至少一个转移栅极由单个转移栅极组成。将至少两个不同脉冲图案相继施加到单个转移栅极。
在一些实施方式中，至少一个转移栅极包含多个转移栅极。将至少两个不同脉冲图案施加到这些转移栅极内的至少两个不同转移栅极。
在一些实施方式中，至少一个浮动扩散区域包含彼此或相互电隔离的多个浮动扩散区域。
在一些实施方式中，这些浮动扩散区域包含第一浮动扩散区域及第二浮动扩散区域。这些转移栅极包含第一转移栅极，第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第一浮动扩散区域之间的第一通道区域，且包含第二转移栅极，第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第二浮动扩散区域之间的第二通道区域。
在一些实施方式中，感测电路包含第一源极随耦器晶体管，用以产生与累积在第一浮动扩散区域中的电荷成比例的第一输出电压。第二源极随耦器晶体管，用以产生与累积在第二浮动扩散区域中的电荷成比例的第二输出电压。
在一些实施方式中，感测电路包含两个输出节点，这些输出节点用以单独输出来自第一源极随耦器晶体管的第一输出电压及来自第二源极随耦器晶体管的第二输出电压。
在一些实施方式中，装置包含包括多个像素的阵列的cmos影像感测器。这些像素中的各者包含至少一个子像素。
在本揭示内容的一些实施方式中，一种半导体结构包含，具有第一导电类型的掺杂的基板半导体层；以及光电侦测器电路，位于基板半导体层上且包含光电侦测器及感测电路。光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；至少一个浮动扩散区域，浮动扩散区域与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及至少一个转移栅极。光电侦测器电路用以通过将至少两个不同脉冲图案施加到至少一个转移栅极来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与至少一个转移栅极的相应一者处的脉冲启动之间的延迟时间。
在一些实施方式中，至少一个转移栅极由单个转移栅极组成。将至少两个不同脉冲图案相继施加到单个转移栅极。
在一些实施方式中，至少一个转移栅极包含多个转移栅极。将至少两个不同脉冲图案施加到这些转移栅极内的至少两个不同转移栅极。
在一些实施方式中，至少一个浮动扩散区域包含彼此或相互电隔离的多个浮动扩散区域。
在一些实施方式中，这些浮动扩散区域包含第一浮动扩散区域及第二浮动扩散区域。这些转移栅极包含第一转移栅极，第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第一浮动扩散区域之间的第一通道区域，且包含第二转移栅极，第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第二浮动扩散区域之间的第二通道区域。
在一些实施方式中，感测电路包含：第一源极随耦器晶体管，用以产生与累积在第一浮动扩散区域中的电荷成比例的第一输出电压；以及第二源极随耦器晶体管，用以产生与累积在第二浮动扩散区域中的电荷成比例的第二输出电压。
在本揭示内容的一些实施方式中，一种互补式金属氧化物半导体影像感测器，包括位于具有第一导电类型的掺杂的基板半导体层上的多个像素的阵列。这些像素中的各者包含至少一个子像素，且每个子像素包含光电侦测器电路，光电侦测器电路包括光电侦测器及感测电路。光电侦测器包含：第二导电类型的钉扎光电二极管层，其与基板半导体层形成p-n接面；多个浮动扩散区域，这些浮动扩散区域彼此或相互电隔离且与第二导电类型的钉扎光电二极管层的周边横向地间隔开；以及多个转移栅极。光电侦测器电路用以通过将至少两个不同脉冲图案施加到这些转移栅极来执行至少两个不同操作。至少两个不同脉冲图案相互或彼此在以下一项上不同：脉冲持续时间、脉冲幅度以及施加到感测电路的控制信号与这些转移栅极的相应一者处的脉冲启动之间的延迟时间。
在一些实施方式中，这些浮动扩散区域包含第一浮动扩散区域及第二浮动扩散区域。这些转移栅极包含第一转移栅极，第一转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第一浮动扩散区域之间的第一通道区域，且包含第二转移栅极，第二转移栅极覆盖位于第二导电类型的钉扎光电二极管层与第二浮动扩散区域之间的第二通道区域。感测电路包含第一源极随耦器晶体管及第二源极随耦器晶体管，第一源极随耦器晶体管用以产生与累积在第一浮动扩散区域中的电荷成比例的第一输出电压，第二源极随耦器晶体管用以产生与累积在第二浮动扩散区域中的电荷成比例的第二输出电压。
前文概述了数个实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，可易于使用本揭示案作为设计或修改其他制程及结构的基础以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，并且可在不脱离本揭示案的精神及范畴的情况下在本文中实施各种变化、取代及修改。
1.一种操作一装置的方法，其特征在于，包含：
提供包括一光电侦测器电路的该装置，其中该光电侦测器电路包括一光电侦测器及一感测电路，该光电侦测器及该感测电路位于具有一第一导电类型的一掺杂的一基板半导体层上方，其中该光电侦测器包含：一第二导电类型的钉扎光电二极管层，其与该基板半导体层形成一p-n接面；至少一个浮动扩散区域，该浮动扩散区域与该第二导电类型的钉扎光电二极管层的一周边横向地间隔开；以及至少一个转移栅极；以及
通过将至少两个不同脉冲图案施加到至少一个转移栅极以在该光电侦测器电路中执行至少两个不同操作，其中该至少两个不同脉冲图案相互在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到该感测电路的一控制信号与该至少一个转移栅极的一相应一者处的脉冲启动之间的延迟时间。
2.根据权利要求1所述的方法，其特征在于，该至少两个不同操作包含：
一影像撷取操作，该影像撷取操作自该感测电路产生一电输出，该电输出具有与累积在该第二导电类型的钉扎光电二极管层中的一电荷量成比例的一量值；以及
一额外操作，该额外操作增强侦测到的光子强度的一二维影像的品质。
3.根据权利要求2所述的方法，其特征在于，该额外操作包含选自以下的一单个操作或多个操作：
一相位侦测v操作；
一飞行时间侦测操作；
一单光子雪崩二极管操作；以及
一近红外操作。
4.根据权利要求2所述的方法，其特征在于，其中：
该光电侦测器包含一第一导电类型的钉扎层，其与该第二导电类型的钉扎光电二极管层形成另一p-n接面；以及
该额外操作包含一钉扎操作，该钉扎操作在该第一导电类型的钉扎层中累积该第一导电类型的电荷载流子。
5.根据权利要求1所述的方法，其特征在于，其中：
该至少一个转移栅极由一单个转移栅极组成；以及
将该至少两个不同脉冲图案相继施加到该单个转移栅极。
6.根据权利要求1所述的方法，其特征在于，其中：
该至少一个转移栅极包含多个转移栅极；以及
将该至少两个不同脉冲图案施加到所述多个转移栅极内的至少两个不同转移栅极。
7.一种半导体结构，其特征在于，包含：
具有一第一导电类型的一掺杂的一基板半导体层；以及
一光电侦测器电路，位于该基板半导体层上且包含一光电侦测器及一感测电路，
其中：
该光电侦测器包含：一第二导电类型的钉扎光电二极管层，其与该基板半导体层形成一p-n接面；至少一个浮动扩散区域，该浮动扩散区域与该第二导电类型的钉扎光电二极管层的一周边横向地间隔开；以及至少一个转移栅极；
该光电侦测器电路用以通过将至少两个不同脉冲图案施加到该至少一个转移栅极来执行至少两个不同操作；以及
该至少两个不同脉冲图案相互或彼此在以下至少一项上不同：脉冲持续时间、脉冲幅度以及施加到该感测电路的一控制信号与该至少一个转移栅极的一相应一者处的脉冲启动之间的延迟时间。
8.根据权利要求7所述的半导体结构，其特征在于，该至少一个浮动扩散区域包含彼此或相互电隔离的多个浮动扩散区域。
9.一种互补式金属氧化物半导体影像感测器，其特征在于，包括位于具有一第一导电类型的一掺杂的一基板半导体层上的多个像素的一阵列，
其中：
所述多个像素中的各者包含至少一个子像素，且每个子像素包含一光电侦测器电路，该光电侦测器电路包括一光电侦测器及一感测电路；
该光电侦测器包含：一第二导电类型的钉扎光电二极管层，其与该基板半导体层形成一p-n接面；多个浮动扩散区域，所述多个浮动扩散区域彼此或相互电隔离且与该第二导电类型的钉扎光电二极管层的一周边横向地间隔开；以及多个转移栅极；
该光电侦测器电路用以通过将至少两个不同脉冲图案施加到所述多个转移栅极来执行至少两个不同操作；以及
该至少两个不同脉冲图案相互或彼此在以下一项上不同：脉冲持续时间、脉冲幅度以及施加到该感测电路的一控制信号与所述多个转移栅极的一相应一者处的脉冲启动之间的延迟时间。
10.根据权利要求9所述的互补式金属氧化物半导体影像感测器，其特征在于，其中：
所述多个浮动扩散区域包含一第一浮动扩散区域及一第二浮动扩散区域；
所述多个转移栅极包含一第一转移栅极，该第一转移栅极覆盖位于该第二导电类型的钉扎光电二极管层与该第一浮动扩散区域之间的一第一通道区域，且包含一第二转移栅极，该第二转移栅极覆盖位于该第二导电类型的钉扎光电二极管层与该第二浮动扩散区域之间的一第二通道区域；以及
该感测电路包含一第一源极随耦器晶体管及一第二源极随耦器晶体管，该第一源极随耦器晶体管用以产生与累积在该第一浮动扩散区域中的电荷成比例的一第一输出电压，该第二源极随耦器晶体管用以产生与累积在该第二浮动扩散区域中的电荷成比例的一第二输出电压。
技术总结