像素驱动电路及其驱动方法、显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示装置。


背景技术：

2.目前，oled(organic light emitting diode，有机电致发光二极管)由于具有自发光、响应速度快、功耗低等优点，因而得到了越来越广泛的应用。
3.oled的发光亮度与电流密度呈正比的关系，因此，像素驱动电路中用于驱动oled发光的电路所产生的电流密度是变化的。以如图1所示的7t1c的电路结构为例，通过控制流经控制晶体管m1、驱动晶体管m3和控制晶体管m2的电流密度，便可以控制oled的发光亮度，进而实现oled不同灰阶的显示。
4.led(light emitting diode，发光二极管)作为一种自发光器件，通常情况下可以将上述像素驱动电路中的oled替换为led。
5.led的发光效率和流经该led的电流密度的关系如图2所示。由图2可知，在低电流密度下，即0～j1的电流密度下，led的发光效率与电流密度呈正比的关系。也就是说，在将上述像素驱动电路中的oled替换为led后，在电流密度较低时，led的发光效率也会降低。为了提高led的发光效率，便需要使得流经led的电流密度较高，例如处于j1～j2的电流密度范围内。
6.如图1所示，由于led的电流通路上设置有多个晶体管(也即驱动晶体管m3、以及控制晶体管m1和控制晶体管m2)，在电流密度较大的情况下，控制晶体管m1和控制晶体管m2上的跨压(总跨压例如达到2v)与功耗也将大大增加，进而会使得像素驱动电路的功耗大大增加。


技术实现要素：

7.本发明实施例的目的在于提供一种像素驱动电路及其驱动方法、显示装置，用于降低像素驱动电路的功耗。
8.为达到上述目的，本发明实施例提供了如下技术方案：
9.本发明实施例提供了一种像素驱动电路，包括：反相器、驱动子电路以及发光器件。反相器与输入信号端、第一节点、第一电压信号端及第二电压信号端电连接；所述反相器被配置为，响应于所述输入信号端所传输的输入信号，将在所述第一电压信号端处接收的第一电压信号传输至所述第一节点，或将在所述第二电压信号端处接收的第二电压信号传输至所述第一节点，以得到驱动控制信号。驱动子电路与所述第一节点、第三电压信号端及第二节点电连接；所述驱动子电路被配置为，在来自所述第一节点的驱动控制信号的控制下，将在所述第三电压信号端处接收的第三电压信号传输至所述第二节点。发光器件与所述第二节点及第四电压信号端电连接；所述发光器件被配置为，在来自所述第二节点的第三电压信号和所述第四电压信号端所传输的第四电压信号的作用下，发出光线。
10.本发明实施例中所提供的像素驱动电路，通过设置反相器，可以通过调整输入信
号端所传输的输入信号中高电平信号和低电平信号的时长占比，调整所得到的驱动控制信号的占空比，进而可以控制驱动子电路导通的时长，控制传输至发光器件的驱动电流的时长，从而控制发光器件的发光时长。也就是说，上述像素驱动电路，能够调整应用该像素驱动电路的显示装置的显示时长。
11.而且，上述像素驱动电路中，由于驱动电流的电流通路上依次设置有第三电压信号端、驱动子电路、发光器件以及第四电压信号端，并且任意相邻的两者之间未连接其他的电路结构，因此，在上述驱动电流驱动发光器件发光的过程中，能够避免在电流通路上形成跨压，且能够使得驱动电流具有较高的电路密度。这样既能使得发光器件保持有较高的发光效率，又能降低像素驱动电路的功耗。
12.在一些实施例中，所述输入信号为三角波信号。
13.在一些实施例中，所述反相器包括：第一晶体管和第二晶体管；和/或，所述驱动子电路包括：第三晶体管。所述第一晶体管的控制极与所述输入信号端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第二极及所述第一节点电连接。所述第二晶体管的控制极与所述输入信号端电连接，所述第二晶体管的第一极与所述第二电压信号端电连接。所述第三晶体管的控制极与所述第一节点电连接，所述第三晶体管的第一极与所述第三电压信号端电连接，所述第三晶体管的第二极与所述第二节点电连接。
14.在一些实施例中，所述第一晶体管和所述第二晶体管中一者的类型，与所述第三晶体管的类型相同。所述第一晶体管和所述第二晶体管中另一者的类型，与所述第三晶体管的类型相反。
15.在一些实施例中，所述像素驱动电路还包括：输入子电路和开关子电路。输入子电路与使能信号端、所述输入信号端及第三节点电连接；所述输入子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述输入信号端处接收的输入信号传输至所述第三节点。开关子电路与扫描信号端、数据信号端、所述第三节点、第一初始电压信号端及第四节点电连接；所述开关子电路被配置为，在来自所述扫描信号端的扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第三节点，并且，将在所述第一初始电压信号端处接收的第一初始电压信号传输至所述第四节点；所述第三节点和所述第四节点之间的压差恒定；其中，所述反相器与所述第四节点电连接，并依次通过所述开关子电路及所述输入子电路与所述输入信号端电连接。
16.在一些实施例中，所述输入子电路包括：第四晶体管；所述开关子电路包括：第五晶体管、第六晶体管和电容器。所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述输入信号端电连接，所述第四晶体管的第二极与所述第三节点电连接。所述第五晶体管的控制极与所述扫描信号端电连接，所述第五晶体管的第一极与所述数据信号端电连接，所述第五晶体管的第二极与所述第三节点电连接。所述第六晶体管的控制极与所述扫描信号端电连接，所述第六晶体管的第一极与所述第一初始电压信号端电连接，所述第六晶体管的第二极与所述第四节点电连接。所述电容器的第一端与所述第三节点电连接，所述电容器的第二端与所述第四节点电连接。其中，所述反相器依次通过所述电容器及所述第四晶体管与所述输入信号端电连接。
17.在一些实施例中，所述像素驱动电路还包括：第一电位稳定子电路、第二电位稳定
子电路以及复位子电路。第一电位稳定子电路与所述使能信号端、所述第四节点及第五节点电连接；所述第一电位稳定子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述第四节点处接收的信号传输至所述第五节点，并稳定所述第五节点的电压。第二电位稳定子电路与所述使能信号端、第六节点及所述第一节点电连接；所述第二电位稳定子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述第六节点处接收的信号传输至所述第一节点，并稳定所述第一节点的电压。复位子电路与复位信号端、第二初始电压信号端及所述第一节点电连接；所述复位子电路被配置为，在来自所述复位信号端的复位信号的控制下，将在所述第二初始电压信号端处接收的第二初始电压信号传输至所述第一节点。所述反相器与所述第五节点电连接，并通过所述第一电位稳定子电路与所述第四节点电连接。所述反相器还与所述第六节点电连接，并通过所述第二电位稳定子电路与所述第一节点电连接。
18.在一些实施例中，所述第一电位稳定子电路包括：第七晶体管；所述第二电位稳定子电路包括：第八晶体管；所述复位子电路包括：第九晶体管。所述第七晶体管的控制极与所述使能信号端电连接，所述第七晶体管的第一极与所述第四节点电连接，所述第七晶体管的第二极与所述第五节点电连接。所述第八晶体管的控制极与所述使能信号端电连接，所述第八晶体管的第一极与所述第六节点电连接，所述第八晶体管的第二极与所述第一节点电连接。所述第九晶体管的控制极与所述复位信号端电连接，所述第九晶体管的第一极与所述第二初始电压信号端电连接，所述第九晶体管的第二极与所述第一节点电连接。所述反相器通过所述第七晶体管与所述第四节点电连接。所述反相器还通过所述第八晶体管与所述第一节点电连接。
19.本发明的一些实施例还提供了一种像素驱动电路的驱动方法，用于驱动如上任一实施例中所述的像素驱动电路；所述驱动方法包括：响应于在输入信号端处接收的输入信号，反相器开启，将在第一电压信号端处接收的第一电压信号传输至所述第一节点，或将在第二电压信号端处接收的第二电压信号传输至所述第一节点，以得到驱动控制信号；响应于来自所述第一节点的驱动控制信号，驱动子电路开启，将在第三电压信号端处接收的第三电压信号传输至第二节点；响应于来自所述第二节点的第三电压信号和在第四电压信号端处接收的第四电压信号，发光器件发出光线。
20.本发明的一些实施例所提供的像素驱动电路的驱动方法所能实现的有益效果，与上述一些实施例中提供的像素驱动电路所能实现的有益效果相同，此处不再赘述。
21.本发明的一些实施例还提供了一种显示装置，所述显示装置包括：多个如上任一实施例中所述的像素驱动电路。
22.本发明的一些实施例所提供的显示装置所能实现的有益效果，与上述一些实施例中提供的像素驱动电路所能实现的有益效果相同，此处不再赘述。
附图说明
23.为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流
程、信号的实际时序等的限制。
24.图1为现有技术中的一种像素驱动电路的结构图；
25.图2为现有技术中led的电流密度和发光效率之间的关系图；
26.图3为本发明实施例提供的一种像素驱动电路的结构图；
27.图4为本发明实施例提供的一种像素驱动电路的电路图；
28.图5为本发明实施例提供的另一种像素驱动电路的结构图；
29.图6为本发明实施例提供的另一种像素驱动电路的电路图；
30.图7为本发明实施例提供的又一种像素驱动电路的结构图；
31.图8为本发明实施例提供的又一种像素驱动电路的电路图；
32.图9为本发明实施例提供的输入信号的时序图；
33.图10为本发明实施例提供的第一初始电压信号和输入信号之和的时序图；
34.图11为本发明实施例提供的第五节点和第六节点的时序图；
35.图12为本发明实施例提供的一种对应于图8所示的像素驱动电路的时序控制图；
36.图13为本发明实施例提供的一种显示装置的结构图。
具体实施方式
37.下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
38.除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
39.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0040]“a和/或b”，包括以下三种组合：仅a，仅b，及a和b的组合。
[0041]
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当
……
时”或“在
……
时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定
……”
或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定
……
时”或“响应于确定
……”
或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
[0042]
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
[0043]
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
[0044]
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
[0045]
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
[0046]
本发明的实施例提供的电路中所采用的晶体管可以为薄膜晶体管、场效应晶体管(例如氧化物薄膜晶体管)或其他特性相同的开关器件，本发明的实施例中均以薄膜晶体管为例进行说明。
[0047]
在一些实施例中，像素驱动电路所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本发明的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为p型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为n型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
[0048]
在本发明的实施例提供的电路中，第一节点、第二节点等节点并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
[0049]
本发明实施例提供一种像素驱动电路100，如图3所示，像素驱动电路100包括：反相器10、驱动子电路20以及发光器件30。
[0050]
在一些实施例中，如图3和图4所示，反相器10与输入信号端input、第一节点n1、第一电压信号端vdd及第二电压信号端vss电连接。反相器10被配置为，响应于输入信号端input所传输的输入信号，将在第一电压信号端vdd处接收的第一电压信号传输至第一节点n1，或将在第二电压信号端vss处接收的第二电压信号传输至第一节点n1，以得到驱动控制信号。
[0051]
需要说明的是，第一电压信号端vdd被配置为传输直流高电平信号，第二电压信号端vss被配置为传输直流低电平信号。其中，第一电压信号的电压值大于第二电压信号的电压值。第一电压信号的电压值例如大于0v，第二电压信号的电压值例如小于0v。
[0052]
示例性的，在上述输入信号的电平为高电平的情况下，反相器10可以在该输入信号的控制下导通，将第一电压信号传输至第一节点n1，得到直流高电平信号，作为驱动控制信号的一部分。在上述输入信号的电平为低电平的情况下，反相器10可以在该输入信号的控制下导通，将第二电压信号传输至第一节点n1，得到直流低电平信号，作为驱动控制信号的另一部分。
[0053]
也就是说，驱动控制信号是由第一电压信号和第二电压信号构成的，该驱动控制信号可以为一个较为稳定的方波信号(又可称为时钟信号)。
[0054]
需要说明的是，上述“高电平”和“低电平”是相对而言的。两者的电压值均可大于
0v，或均可小于0v。例如，高电平的电压值为10v，低电平的电压值为3v。
[0055]
通过设置反相器10，并将反相器10与输入信号端input、第一电压信号端vdd及第二电压信号端vss电连接，无论输入信号的电平为高电平还是低电平，反相器10均可以导通并输出驱动控制信号。并且，通过调整输入信号中高电平信号和低电平信号的时长占比，可以调整反相器10导通并输出的第一电压信号时长和反相器10导通并输出的第二电压信号时长的占比，进而可以调整所得到的驱动控制信号中第一电压信号和第二电压信号的时长占比，即，可以调整驱动控制信号的占空比。
[0056]
在一些实施例中，如图3和图4所示，驱动子电路20与第一节点n1、第三电压信号端vdd’及第二节点n2电连接。驱动子电路20被配置为，在来自第一节点n1的驱动控制信号的控制下，将在第三电压信号端vdd’处接收的第三电压信号传输至第二节点n2。
[0057]
示例性的，在上述驱动控制信号的电平为高电平的情况下，驱动子电路20可以在该驱动控制信号的控制下导通，将第三电压信号传输至第二节点n2。在上述驱动控制信号的电平为低电平的情况下，驱动子电路20可以在该驱动控制信号的控制下截止。
[0058]
需要说明的是，第三电压信号端vdd’被配置为传输直流高电平信号。第三电压信号的电压值例如大于0v。其中，第三电压信号的电压值和第一电压信号的电压值可以相等，也可以不相等。
[0059]
例如，第三电压信号端vdd’和驱动子电路20之间的电连接为直接电连接，驱动子电路20和第二节点n2之间的电连接也为直接电连接，上述各部件之间均未连接其他的电路结构。在驱动子电路20导通的情况下，第三电压信号可以经过驱动子电路20直接传输至第二节点n2。
[0060]
在一些实施例中，如图3和图4所示，发光器件30与第二节点n2及第四电压信号端vss’电连接。发光器件30被配置为，在来自第二节点n2的第三电压信号和第四电压信号端vss’所传输的第四电压信号的作用下，发出光线。
[0061]
本发明中发光器件30的类型包括多种，可以根据实际需要选择设置。示例性的，发光器件30可以为led。该led例如可以为micro led(micro light emitting diode，微型发光二极管)，也可以为mini led(mini light emitting diode，迷你发光二极管)。
[0062]
需要说明的是，第四电压信号端vss’被配置为传输直流低电平信号。其中，第四电压信号的电压值小于第三电压信号的电压值。第四电压信号的电压值例如小于0v。第四电压信号的电压值和第二电压信号的电压值可以相等，也可以不相等。
[0063]
示例性的，在驱动子电路20导通的情况下，第三电压信号端vdd’所传输的第三电压信号和第四电压信号端vss’所传输的第四电压信号之间形成压差，进而可以在第三电压信号端vdd’和第四电压信号端vss’之间形成电流通路，产生较高电流密度的驱动电流。该较高电流密度的驱动电流，能够使得发光器件30发出光线，并使得发光器件30具有较高的发光效率。
[0064]
例如，第二节点n2和发光器件30之间的电连接为直接电连接，两者之间未连接其他的电路结构。也就是说，驱动子电路20和发光器件30之间未连接其他的电路结构。
[0065]
由于第三电压信号端vdd’和驱动子电路20之间未连接其他的电路结构，且驱动子电路20和发光器件30之间未连接其他的电路结构，这样可以避免在第三电压信号端vdd’和驱动子电路20之间以及在驱动子电路20和发光器件30之间形成跨压，进而可以在发光器件
30保持有较高的发光效率的同时，降低像素驱动电路100的功耗。
[0066]
由此，本发明实施例中所提供的像素驱动电路100，通过设置反相器10，可以通过调整输入信号端input所传输的输入信号中高电平信号和低电平信号的时长占比，调整所得到的驱动控制信号的占空比，进而可以控制驱动子电路20导通的时长，控制传输至发光器件30的驱动电流的时长，从而控制发光器件30的发光时长。也就是说，上述像素驱动电路100，能够调整应用该像素驱动电路100的显示装置的显示时长。
[0067]
而且，上述像素驱动电路100中，由于驱动电流的电流通路上依次设置有第三电压信号端vdd’、驱动子电路20、发光器件30以及第四电压信号端vss’，并且任意相邻的两者之间未连接其他的电路结构，因此，在上述驱动电流驱动发光器件30发光的过程中，能够避免在电流通路上形成跨压，且能够使得驱动电流具有较高的电路密度。这样既能使得发光器件30保持有较高的发光效率，又能降低像素驱动电路100的功耗。
[0068]
在一些实施例中，上述输入信号端input所传输的输入信号为三角波信号。
[0069]
本发明中三角波信号的类型包括多种，可以根据实际需要选择设置。示例性的，三角波信号例如可以为斜坡信号，也可以为锯齿波信号。
[0070]
下面以如图11中(a)所示的锯齿波信号为例，对反相器10的工作过程进行示意性说明。其中，该锯齿波信号位于x轴上方的部分例如为高电平信号、位于x轴下方的部分例如为低电平信号。
[0071]
示例性的，如图11所示，在上述锯齿波信号的电平为高电平的情况下，反相器10可以在该锯齿波信号的控制下导通，输出第二电压信号。在上述锯齿波信号的电平为低电平的情况下，反相器10可以在该锯齿波信号的控制下导通，输出第一电压信号。第一电压信号和第二电压信号组成驱动控制信号。
[0072]
此处，可以近似的理解为，通过设置反相器10可以将输入的锯齿波信号，转换为由第一电压信号和第二电压信号构成的驱动控制信号。其中，上述锯齿波信号的电压值随着时间的变化而变化，例如电压值随时间的增长而增大或降低；上述驱动控制信号为一个时钟信号，在相应的时间段内电压值保持恒定或基本恒定。
[0073]
这样可以使得驱动子电路20在驱动控制信号的控制下，较为稳定地开启，并将第三电压信号较为稳定地输出至发光器件30，使得发光器件30可以较为稳定地发光，提高发光器件30发光的稳定性。而且，通过调整锯齿波信号中高电平信号和低电平信号的时长占比，可以调整驱动控制信号的占空比，进而调整发光器件30的发光时长。
[0074]
下面对像素驱动电路100所包括的反相器10和驱动子电路20的结构进行示意性的说明。
[0075]
在一些实施例中，反相器10包括：第一晶体管t1和第二晶体管t2；和/或，驱动子电路20包括：第三晶体管t3。
[0076]
示例性的，上述实施例包括以下三种情况：反相器10包括第一晶体管t1和第二晶体管t2；驱动子电路20包括第三晶体管t3；反相器10包括第一晶体管t1和第二晶体管t2，且驱动子电路20包括第三晶体管t3。本发明以反相器10包括第一晶体管t1和第二晶体管t2，驱动子电路20包括第三晶体管t3为例进行详细地说明。
[0077]
本发明中反相器10和驱动子电路20包括的晶体管的类型包括多种，可以根据实际需要选择设置。
[0078]
在一些示例中，第一晶体管t1和第二晶体管t2中一者的类型，与第三晶体管t3的类型相同；第一晶体管t1和第二晶体管t2中另一者的类型，与第三晶体管t3的类型相反。也就是说，第一晶体管t1和第二晶体管t2被设置成类型相反的两种晶体管。
[0079]
示例性的，第一晶体管t1为n型晶体管，第二晶体管t2则为p型晶体管，第三晶体管t3为n型晶体管或者p型晶体管。
[0080]
示例性的，第一晶体管t1为p型晶体管，第二晶体管t2则为n型晶体管，第三晶体管t3为n型晶体管或者p型晶体管。
[0081]
下面以第一晶体管t1为p型晶体管、第二晶体管t2为n型晶体管、第三晶体管t3为n型晶体管为例进行详细地说明。
[0082]
示例性的，如图4所示，第一晶体管t1的控制极与输入信号端input电连接，第一晶体管t1的第一极与第一电压信号端vdd电连接，第一晶体管t1的第二极与第二晶体管t2的第二极及第一节点n1电连接。第二晶体管t2的控制极与输入信号端input电连接，第二晶体管t2的第一极与第二电压信号端vss电连接。
[0083]
例如，在输入信号的电平为低电平的情况下，第一晶体管t1可以在该输入信号的控制下导通，将第一电压信号传输至第一节点n1，以得到驱动控制信号的一部分。在输入信号的电平为高电平的情况下，第二晶体管t2可以在该输入信号的控制下导通，将第二电压信号传输至第一节点n1，以得到驱动控制信号的另一部分。
[0084]
通过在反相器10中设置第一晶体管t1和第二晶体管t2，能够实现无论输入信号的电平为高电平还是低电平，反相器10均可以输出驱动控制信号。并且，通过调整输入信号中高电平信号和低电平信号的时长占比，可以调整第一晶体管t1导通的时长和第二晶体管t2导通的时长的占比，进而调整所得到的驱动控制信号中第一电压信号和第二电压信号的时长占比，即，调整驱动控制信号的占空比。
[0085]
示例性的，如图4所示，第三晶体管t3的控制极与第一节点n1电连接，第三晶体管t3的第一极与第三电压信号端vdd’电连接，第三晶体管t3的第二极与第二节点n2电连接。
[0086]
例如，在来自第一节点n1的驱动控制信号的电平为高电平的情况下，第三晶体管t3可以在该驱动控制信号的控制下导通，将第三电压信号传输至第二节点n2，并在第三电压信号和第四电压信号之间的压差作用下，产生驱动发光器件30发光的驱动电流。
[0087]
通过调整驱动控制信号的占空比，可以控制第三晶体管t3导通的时长，进而控制流经发光器件30的驱动电流的时长，从而控制发光器件30的发光时长。
[0088]
在一些实施例中，如图5和图6所示，像素驱动电路100还包括：输入子电路40和开关子电路50。
[0089]
在一些示例中，如图5和图6所示，输入子电路40与使能信号端em、输入信号端input及第三节点n3电连接。输入子电路40被配置为，在来自使能信号端em的使能信号的控制下，将在输入信号端input处接收的输入信号传输至第三节点n3。
[0090]
示例性的，在上述使能信号的电平为高电平的情况下，输入子电路40可以在该使能信号的控制下导通，将输入信号传输至第三节点n3。
[0091]
通过设置输入子电路40，可以在相应的工作阶段中控制输入信号的输入时间。
[0092]
在一些示例中，如图5和图6所示，开关子电路50与扫描信号端gate、数据信号端date、第三节点n3、第一初始电压信号端vin1及第四节点n4电连接。开关子电路50被配置
为，在来自扫描信号端gate的扫描信号的控制下，将在数据信号端date处接收的数据信号传输至第三节点n3，并且，将在第一初始电压信号端vin1处接收的第一初始电压信号传输至第四节点n4。第三节点n3和第四节点n4之间的压差恒定。
[0093]
需要说明的是，第一初始电压信号端vin1被配置为传输直流高电平信号。第一初始电压信号端vin1的电压值例如大于0v。
[0094]
示例性的，在上述扫描信号的电平为高电平的情况下，开关子电路50可以在该扫描信号的控制下导通，将数据信号传输至第三节点n3，并且，将第一初始电压信号传输至第四节点n4。这样可以在第三节点n3和第四节点n4之间形成压差，该压差为第一初始电压信号的电压值与数据信号的电压值之差。
[0095]
由于第三节点n3和第四节点n4之间的压差恒定，这样在第三节点n3的电压发生变化后，第四节点n4的电压也会随之发生变化，且两者的变化量相同。
[0096]
例如，在第三节点n3的电压值增加10v的情况下，第四节点n4的电压值也会增加10v。
[0097]
例如，开关子电路50可以将第四节点n4的电压，由如图10所示的锯齿波信号变为如图11中(a)所示的锯齿波信号。其中，该锯齿波信号位于x轴上方的部分例如为高电平信号、位于x轴下方的部分例如为低电平信号。
[0098]
通过设置开关子电路50，可以对第三节点n3的信号的电压大小进行调整，进而对应地调整第四节点n4的信号的电压。这样可以利用开关子电路50实现对输入信号的调整，也即实现对输入信号中高电平信号和低电平信号的时长占比的调整。
[0099]
在一些示例中，如图5和图6所示，反相器10与第四节点n4电连接，并依次通过开关子电路50及输入子电路40与输入信号端input电连接。也就是说，反相器10是通过开关子电路50及输入子电路40与输入信号端input进行间接的电连接，输入信号经过开关子电路50的调节后传输至反相器10。
[0100]
通过设置开关子电路50，可以调整反相器10所接收的信号(也即经开关子电路50调整后的输入信号)中电压的大小及高电平信号和低电平信号的时长占比，进而调整反相器10所输出的驱动控制信号的占空比，调整驱动子电路20的导通时长，控制发光器件30的发光时长。
[0101]
下面对像素驱动电路100所包括的输入子电路40和开关子电路50的结构进行示意性的说明。
[0102]
在一些示例中，输入子电路40包括：第四晶体管t4。开关子电路50包括：第五晶体管t5、第六晶体管t6和电容器c。
[0103]
本发明中输入子电路40和开关子电路50包括的晶体管的类型包括多种，可以根据实际需要选择设置。上述第四晶体管t4、第五晶体管t5和第六晶体管t6中的每个晶体管可以是n型晶体管或者p型晶体管。
[0104]
下面以第四晶体管t4、第五晶体管t5和第六晶体管t6均为n型晶体管为例进行详细地说明。
[0105]
示例性的，如图6所示，第四晶体管t4的控制极与使能信号端em电连接，第四晶体管t4的第一极与输入信号端input电连接，第四晶体管t4的第二极与第三节点n3电连接。
[0106]
例如，在使能信号的电平为高电平的情况下，第四晶体管t4可以在该使能信号的
控制下导通，将输入信号传输至第三节点n3。
[0107]
通过控制第四晶体管t4导通的时间，可以在相应的工作阶段中控制输入信号的输入时间。
[0108]
示例性的，如图6所示，第五晶体管t5的控制极与扫描信号端gate电连接，第五晶体管t5的第一极与数据信号端date电连接，第五晶体管t5的第二极与第三节点n3电连接。
[0109]
例如，在扫描信号的电平为高电平的情况下，第五晶体管t5可以在该扫描信号的控制下导通，将数据信号传输至第三节点n3。
[0110]
示例性的，如图6所示，第六晶体管t6的控制极与扫描信号端gate电连接，第六晶体管t6的第一极与第一初始电压信号端vin1电连接，第六晶体管t6的第二极与第四节点n4电连接。
[0111]
例如，在扫描信号的电平为高电平的情况下，第六晶体管t6可以在该扫描信号的控制下导通，将第一初始电压信号传输至第四节点n4。
[0112]
示例性的，如图6所示，电容器c的第一端与第三节点n3电连接，电容器c的第二端与第四节点n4电连接。
[0113]
由于第五晶体管t5的控制极和第六晶体管t6的控制极均与扫描信号端gate电连接，因此，在扫描信号的电平为高电平的情况下，第五晶体管t5和第六晶体管t6可以同时导通，分别对电容器c的两端进行充电，使得电容器c的第一端(对应为第三节点n3)的电位为vdate，电容器c的第二端(对应为第四节点n4)的电位为vin1。电容器c两端的压差为vin1与vdate之差。
[0114]
由于电容器c的自举效应，第三节点n3和第四节点n4之间的压差能够保持恒定。也即，第四节点n4的电压会随第三节点n3的电压的变化而变化。
[0115]
示例性的，如图6所示，反相器10依次通过电容器c及第四晶体管t4与输入信号端input电连接。也就是说，反相器10所接收的信号，为依次通过第四晶体管t4以及电容器c的作用后的输入信号。
[0116]
例如，第五晶体管t5和第六晶体管t6相比于第四晶体管t4在先导通。在第五晶体管t5和第六晶体管t6同时导通的情况下，第三节点n3的电位为vdate，第四节点n4的电位为vin1，第四节点n4和第三节点n3之间的压差为vin1
‑
vdate。在第四晶体管t4导通的情况下，第三节点n3的电位变为vinput。由于第三节点n3之前的电位为vdate，则此时第三节点n3电位的变化量为vinput
‑
vdate。根据电容器c的自举效应，第四节点n4电位的变化量也应为vinput
‑
vdate，由于第四节点n4之前的电位为vin1，因此，第四节点n4的电位变为vin1 vinput
‑
vdate。
[0117]
示例性的，输入信号为三角波信号，其时序图如图9所示。vin1 vinput的时序图如图10所示，理想状态下其均位于x轴的上方。vin1 vinput
‑
vdate的时序图如图11中(a)所示，其位于x轴上方的部分例如为高电平信号、位于x轴下方的部分例如为低电平信号。
[0118]
示例性的，如图11所示，可以近似的理解为，反相器10能够将输入的锯齿波信号(对应于第五节点n5的信号)，转换为由vdd’和vss’构成的驱动控制信号(对应于第六节点n6的信号)。其中，上述锯齿波信号的电压值(vin1 vinput
‑
vdate)随着时间的变化而变化，例如电压值随时间的增长而增大或降低；上述驱动控制信号为一个时钟信号，其时序图如图11中(b)所示，在相应的时间段内电压值保持恒定或基本恒定。
[0119]
其中，vin1 vinput
‑
vdate中的vin1和vinput的大小基本不变，vdate的大小可以调节。因此，如图11中(a)所示vin1 vinput
‑
vdate电位的大小由vdata决定，vdata的值越大，vin1 vinput
‑
vdate位于x轴下方的部分越多，vin1 vinput
‑
vdate位于x轴上方的部分越小。
[0120]
由此，通过控制vdata的值的大小，可以控制vin1 vinput
‑
vdate位于x轴上方和下方的大小，进而控制vin1 vinput
‑
vdate(也即经开关子电路50调节后的输入信号)中高电平信号和低电平信号的时长占比。这样便可以调整驱动控制信号的占空比，控制驱动子电路20导通的时长占比，从而控制发光器件30的发光时长。
[0121]
在一些实施例中，如图7和图8所示，像素驱动电路100还包括：第一电位稳定子电路60、第二电位稳定子电路70以及复位子电路80。
[0122]
在一些示例中，如图7和图8所示，第一电位稳定子电路60与使能信号端em、第四节点n4及第五节点n5电连接。第一电位稳定子电路60被配置为，在来自使能信号端em的使能信号的控制下，将在第四节点n4处接收的信号传输至第五节点n5，并稳定第五节点n5的电压。
[0123]
示例性的，在上述使能信号的电平为高电平的情况下，第一电位稳定子电路60可以在该使能信号的控制下导通，将在第四节点n4处接收的信号传输至第五节点n5，并使得传输至第五节点n5的信号较为稳定。
[0124]
在一些示例中，如图7和图8所示，第二电位稳定子电路70与使能信号端em、第六节点n6及第一节点n1电连接。第二电位稳定子电路70被配置为，在来自使能信号端em的使能信号的控制下，将在第六节点n6处接收的信号传输至第一节点n1，并稳定第一节点n1的电压。
[0125]
示例性的，在上述使能信号的电平为高电平的情况下，第二电位稳定子电路70可以在该使能信号的控制下导通，将在第六节点n6处接收的信号传输至第一节点n1，并使得传输至第一节点n1的信号较为稳定。
[0126]
通过设置第一电位稳定子电路60和第二电位稳定子电路70，能够将第四节点n4处接收的信号稳定地传输至第五节点n5，将第六节点n6处接收的信号稳定地传输至第一节点n1，保证第五节点n5和第一节点n1电压的稳定性。
[0127]
在一些示例中，如图7和图8所示，复位子电路80与复位信号端reset、第二初始电压信号端vin2及第一节点n1电连接。复位子电路80被配置为，在来自复位信号端reset的复位信号的控制下，将在第二初始电压信号端vin2处接收的第二初始电压信号传输至第一节点n1。
[0128]
示例性的，在上述复位信号的电平为高电平的情况下，复位子电路80可以在该复位信号的控制下导通，将第二初始电压信号传输至第一节点n1，对第一节点n1进行复位。
[0129]
需要说明的是，第二初始电压信号端vin2被配置为传输直流低电平信号。其中，第二初始电压信号的电压值小于第一初始电压信号的电压值。第二初始电压信号端vin2的电压值例如小于0v。
[0130]
通过设置复位子电路80，能够将第二初始电压信号传输至第一节点n1，对第一节点n1进行复位，进而对驱动子电路20进行复位，有利于删除上一帧图像显示中残留的电信号，并且可以使得驱动子电路20保持关断状态，避免误开启。
[0131]
在一些示例中，如图7和图8所示，反相器10与第五节点n5电连接，并通过第一电位稳定子电路60与第四节点n4电连接。也就是说，反相器10是通过第一电位稳定子电路60与开关子电路50进行间接的电连接。反相器10所接收的经开关子电路50调节后的输入信号可以为较为稳定的信号。
[0132]
在一些示例中，如图7和图8所示，反相器10还与第六节点n6电连接，并通过第二电位稳定子电路70与第一节点n1电连接。也就是说，反相器10是通过第二电位稳定子电路70与驱动子电路20进行间接的电连接。驱动子电路20所接收的经第二电位稳定子电路70的信号可以为较为稳定的信号。
[0133]
下面对像素驱动电路100所包括的第一电位稳定子电路60、第二电位稳定子电路70和复位子电路80的结构进行示意性的说明。
[0134]
在一些示例中，第一电位稳定子电路60包括：第七晶体管t7。第二电位稳定子电路70包括：第八晶体管t8。复位子电路80包括：第九晶体管t9。
[0135]
本发明中第一电位稳定子电路60、第二电位稳定子电路70和复位子电路80包括的晶体管的类型包括多种，可以根据实际需要选择设置。上述第七晶体管t7、第八晶体管t8和第九晶体管t9中的每个晶体管可以是n型晶体管或者p型晶体管。
[0136]
下面以第七晶体管t7、第八晶体管t8和第九晶体管t9均为n型晶体管为例进行详细地说明。
[0137]
示例性的，如图8所示，第七晶体管t7的控制极与使能信号端em电连接，第七晶体管t7的第一极与第四节点n4电连接，第七晶体管t7的第二极与第五节点n5电连接。
[0138]
例如，在使能信号的电平为高电平的情况下，第七晶体管t7可以在该使能信号的控制下导通，将在第四节点n4处接收的信号传输至第五节点n5，且稳定该信号。
[0139]
示例性的，如图8所示，第八晶体管t8的控制极与使能信号端em电连接，第八晶体管t8的第一极与第六节点n6电连接，第八晶体管t8的第二极与第一节点n1电连接。
[0140]
例如，在使能信号的电平为高电平的情况下，第八晶体管t8可以在该使能信号的控制下导通，将在第六节点n6处接收的信号传输至第一节点n1，且稳定该信号。
[0141]
示例性的，如图8所示，第九晶体管t9的控制极与复位信号端reset电连接，第九晶体管t9的第一极与第二初始电压信号端vin2电连接，第九晶体管t9的第二极与第一节点n1电连接。
[0142]
例如，在复位信号的电平为高电平的情况下，第九晶体管t9可以在该复位信号的控制下导通，将第二初始电压信号传输至第一节点n1，用以对第一节点n1进行复位。
[0143]
示例性的，如图8所示，反相器10通过第七晶体管t7与第四节点n4电连接。也就是说，反相器10所接收的信号，为依次经过第四晶体管t4、电容器c以及第七晶体管t7的作用后的输入信号。
[0144]
示例性的，如图8所示，反相器10还通过第八晶体管t8与第一节点n1电连接。也就是说，驱动子电路20所接收的驱动控制信号，为经过第八晶体管t8作用后的驱动控制信号。
[0145]
上述像素驱动电路100与如图1所示的现有技术，均设置了两个扫描信号端gate和一个数据信号端date。也就是说，本发明无需增加额外的扫描信号端gate和数据信号端date，这样使得像素驱动电路100的结构简单，有利于降低像素驱动电路100的制作成本。
[0146]
本发明实施例还提供一种像素驱动电路100的驱动方法，用于驱动上述任一项实
施例所述的像素驱动电路100。
[0147]
以第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8以及第九晶体管t9均为n型晶体管，第一晶体管t1为p型晶体管为例，结合图12所示的各个信号端的时序图，以图8所示的像素驱动电路100为例，对像素驱动电路100在一帧图像内的工作过程进行详细的说明
[0148]
其中，一图像帧包括第一阶段t1、第二阶段t2以及第三阶段t3；在一图像帧内，驱动方法包括：
[0149]
第一阶段t1，响应于在复位信号端reset处接收的复位信号，复位子电路80开启，第九晶体管t9导通，将在第二初始电压信号端vin2处接收的第二初始电压信号传输至第一节点n1，对第一节点n1进行复位。与此同时，通过第一节点n1将第二初始电压信号传输至第三晶体管t3的栅极，进而关闭第三晶体管t3，保证第三晶体管t3在相应的阶段为关闭状态。
[0150]
第二阶段t2，响应于在扫描信号端gate处接收的扫描信号，开关子电路50开启，第五晶体管t5以及第六晶体管t6均导通，第五晶体管t5将在数据信号端date处接收的数据信号传输至第三节点n3，并且，第六晶体管t6将在第一初始电压信号端vin1处接收的第一初始电压信号传输至第四节点n4。
[0151]
此时，电容器c的两端分别进行充电，第三节点n3的电位为vdata，第四节点n4的电位为vin1，完成数据写入。
[0152]
第三阶段t3，响应于在使能信号端em处接收的使能信号，输入子电路40开启，第四晶体管t4导通，将在输入信号端input处接收的输入信号传输至第三节点n3；第三节点n3的电位变为vinput。由于第三节点n3之前的电位为vdate，则此时第三节点n3电位的变化量为vinput
‑
vdate；根据电容器c的自举效应，第四节点n4电位的变化量也应为vinput
‑
vdate，由于第四节点n4之前的电位为vin1，因此，第四节点n4的电位变为vin1 vinput
‑
vdate。
[0153]
响应于在使能信号端em处接收的使能信号，第一电位稳定子电路60开启，第七晶体管t7导通，将在第四节点n4处接收的信号传输至第五节点n5，并稳定第五节点n5的电压；也就是说，第七晶体管t7将第四节点n4的vin1 vinput
‑
vdate的电位传输至第五节点n5，第五节点n5的电位为vin1 vinput
‑
vdate。
[0154]
响应于在输入信号端input处接收的输入信号，即第五节点n5的信号，反相器10开启，第一晶体管t1或第二晶体管t2导通，第一晶体管t1将在第一电压信号端vdd处接收的第一电压信号传输至第六节点n6，或者，第二晶体管t2将在第二电压信号端vss处接收的第二电压信号传输至第六节点n6，以得到驱动控制信号。
[0155]
响应于在使能信号端em处接收的使能信号，第二电位稳定子电路70开启，第八晶体管t8导通，将在第六节点n6处接收的信号传输至第一节点n1，并稳定第一节点n1的电压；也就是说，第八晶体管t8将第六节点n6的驱动控制信号传输至第一节点n1。
[0156]
响应于来自第一节点n1的驱动控制信号，驱动子电路20开启，第三晶体管t3导通，将在第三电压信号端vdd’处接收的第三电压信号传输至第二节点n2。
[0157]
响应于来自第二节点n2的第三电压信号和在第四电压信号端vss’处接收的第四电压信号，即第三电压信号端vdd’和第四电压信号端vss’之间形成电流通路，发光器件30发出光线。
[0158]
本发明的一些实施例所提供的像素驱动电路100的驱动方法所能实现的有益效
果，与上述一些实施例中提供的像素驱动电路100所能实现的有益效果相同，此处不再赘述。
[0159]
本发明实施例还提供一种显示装置1000，如图13所示，显示装置1000包括：多个如上任一实施例中所述的像素驱动电路100。
[0160]
在一些实施例中，如图13所示，显示装置1000还包括：衬底200。上述多个像素驱动电路100设置于衬底200上。
[0161]
本实施例中上述多个像素驱动电路100是以矩阵形式排列在衬底200上为例进行的说明。
[0162]
基于此，示例性的，如图13所示，显示装置1000还可以包括设置在衬底一侧的多条栅线gl和多条数据线dl。该多条栅线gl例如沿水平方向x轴延伸，该多条数据线dl例如沿竖直方向y轴延伸。其中，同一行像素驱动电路100可以与一根栅线gl连接，同一列像素驱动电路100可以与一根数据线dl连接。
[0163]
需要说明的是，本发明实施例对上述显示装置1000的具体形式不做特殊限制，显示装置1000包括多种形式，例如手机、平板电脑、笔记本、个人数字助理(personal digital assistant，pda)、车载电脑等。
[0164]
本发明的一些实施例所提供的显示装置1000所能实现的有益效果，与上述一些实施例中提供的像素驱动电路100所能实现的有益效果相同，此处不再赘述。
[0165]
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种像素驱动电路，其特征在于，包括：反相器，与输入信号端、第一节点、第一电压信号端及第二电压信号端电连接；所述反相器被配置为，响应于所述输入信号端所传输的输入信号，将在所述第一电压信号端处接收的第一电压信号传输至所述第一节点，或将在所述第二电压信号端处接收的第二电压信号传输至所述第一节点，以得到驱动控制信号；驱动子电路，与所述第一节点、第三电压信号端及第二节点电连接；所述驱动子电路被配置为，在来自所述第一节点的驱动控制信号的控制下，将在所述第三电压信号端处接收的第三电压信号传输至所述第二节点；以及，发光器件，与所述第二节点及第四电压信号端电连接；所述发光器件被配置为，在来自所述第二节点的第三电压信号和所述第四电压信号端所传输的第四电压信号的作用下，发出光线。2.根据权利要求1所述的像素驱动电路，其特征在于，所述输入信号为三角波信号。3.根据权利要求1所述的像素驱动电路，其特征在于，所述反相器包括：第一晶体管和第二晶体管；所述第一晶体管的控制极与所述输入信号端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第二极及所述第一节点电连接；所述第二晶体管的控制极与所述输入信号端电连接，所述第二晶体管的第一极与所述第二电压信号端电连接；和/或，所述驱动子电路包括：第三晶体管；所述第三晶体管的控制极与所述第一节点电连接，所述第三晶体管的第一极与所述第三电压信号端电连接，所述第三晶体管的第二极与所述第二节点电连接。4.根据权利要求3所述的像素驱动电路，其特征在于，所述第一晶体管和所述第二晶体管中一者的类型，与所述第三晶体管的类型相同；所述第一晶体管和所述第二晶体管中另一者的类型，与所述第三晶体管的类型相反。5.根据权利要求1～4中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：输入子电路，与使能信号端、所述输入信号端及第三节点电连接；所述输入子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述输入信号端处接收的输入信号传输至所述第三节点；以及，开关子电路，与扫描信号端、数据信号端、所述第三节点、第一初始电压信号端及第四节点电连接；所述开关子电路被配置为，在来自所述扫描信号端的扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第三节点，并且，将在所述第一初始电压信号端处接收的第一初始电压信号传输至所述第四节点；所述第三节点和所述第四节点之间的压差恒定；其中，所述反相器与所述第四节点电连接，并依次通过所述开关子电路及所述输入子电路与所述输入信号端电连接。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述输入子电路包括：第四晶体管；所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述输入信号端电连接，所述第四晶体管的第二极与所述第三节点电连接；所述开关子电路包括：第五晶体管、第六晶体管和电容器；所述第五晶体管的控制极与所述扫描信号端电连接，所述第五晶体管的第一极与所述数据信号端电连接，所述第五晶体管的第二极与所述第三节点电连接；所述第六晶体管的控制极与所述扫描信号端电连接，所述第六晶体管的第一极与所述第一初始电压信号端电连接，所述第六晶体管的第二极与所述第四节点电连接；所述电容器的第一端与所述第三节点电连接，所述电容器的第二端与所述第四节点电连接；其中，所述反相器依次通过所述电容器及所述第四晶体管与所述输入信号端电连接。7.根据权利要求6所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第一电位稳定子电路，与所述使能信号端、所述第四节点及第五节点电连接；所述第一电位稳定子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述第四节点处接收的信号传输至所述第五节点，并稳定所述第五节点的电压；第二电位稳定子电路，与所述使能信号端、第六节点及所述第一节点电连接；所述第二电位稳定子电路被配置为，在来自所述使能信号端的使能信号的控制下，将在所述第六节点处接收的信号传输至所述第一节点，并稳定所述第一节点的电压；以及，复位子电路，与复位信号端、第二初始电压信号端及所述第一节点电连接；所述复位子电路被配置为，在来自所述复位信号端的复位信号的控制下，将在所述第二初始电压信号端处接收的第二初始电压信号传输至所述第一节点；所述反相器与所述第五节点电连接，并通过所述第一电位稳定子电路与所述第四节点电连接；所述反相器还与所述第六节点电连接，并通过所述第二电位稳定子电路与所述第一节点电连接。8.根据权利要求7所述的像素驱动电路，其特征在于，所述第一电位稳定子电路包括：第七晶体管；所述第七晶体管的控制极与所述使能信号端电连接，所述第七晶体管的第一极与所述第四节点电连接，所述第七晶体管的第二极与所述第五节点电连接；所述第二电位稳定子电路包括：第八晶体管；所述第八晶体管的控制极与所述使能信号端电连接，所述第八晶体管的第一极与所述第六节点电连接，所述第八晶体管的第二极与所述第一节点电连接；所述复位子电路包括：第九晶体管；所述第九晶体管的控制极与所述复位信号端电连接，所述第九晶体管的第一极与所述第二初始电压信号端电连接，所述第九晶体管的第二极与所述第一节点电连接；所述反相器通过所述第七晶体管与所述第四节点电连接；所述反相器还通过所述第八晶体管与所述第一节点电连接。
9.一种像素驱动电路的驱动方法，其特征在于，用于驱动如权利要求1～8中任一项所述的像素驱动电路；所述驱动方法包括：响应于在输入信号端处接收的输入信号，反相器开启，将在第一电压信号端处接收的第一电压信号传输至所述第一节点，或将在第二电压信号端处接收的第二电压信号传输至所述第一节点，以得到驱动控制信号；响应于来自所述第一节点的驱动控制信号，驱动子电路开启，将在第三电压信号端处接收的第三电压信号传输至第二节点；响应于来自所述第二节点的第三电压信号和在第四电压信号端处接收的第四电压信号，发光器件发出光线。10.一种显示装置，其特征在于，所述显示装置包括：多个如权利要求1～8中任一项所述的像素驱动电路。
技术总结
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示装置，用于降低像素驱动电路的功耗。像素驱动电路，包括：反相器、驱动子电路以及发光器件。反相器与输入信号端、第一节点、第一电压信号端及第二电压信号端电连接；驱动子电路与第一节点、第三电压信号端及第二节点电连接；发光器件与第二节点及第四电压信号端电连接。所述像素驱动电路及其驱动方法、显示装置用于图像显示。显示装置用于图像显示。显示装置用于图像显示。


技术研发人员：陈昊 郑皓亮 玄明花 刘冬妮 韩承佑 肖丽 赵蛟 陈亮
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2021.03.19
技术公布日：2021/6/29