本发明涉及原位测试芯片技术领域，具体涉及一种用于tem/sem电镜的原位多参数测试芯片及其制备方法。
背景技术：
过去的几十年，人们对低维材料(尤其是一维和二维纳米材料)的机械力学性能产生了极大的兴趣，纳米线，碳纳米管和石墨烯等低维材料是重要的基础研究方向，这是由于它们有异于体块材料的特殊性能以及拥有独特且可定制的物理性能的潜力，包括能量收集和存储、纳米机电系统(nems)、柔性电子学和可拉伸电子学在内的各种纳米技术应用。此外，当材料特征尺寸降至微纳米量级时，其力学性能与宏观体材料具有显著不同，并且纳米材料的力学性能与其微纳米尺度的变形机制密切相关。因此，发展一种可以实现tem/sem电镜下，能够原位观察在亚埃、原子或纳米尺度下研究材料的显微结构随静、动态力学参数变化，同时能够提取材料的力-电学性能的方法，对于提高微纳电子器件的可靠性，促进相关领域的发展具有十分重要的意义。
多重静、动态应力载荷下的力-电耦合特性与材料内部结构的形成和演化紧密相关，但目前相关研究结果主要还是建立在大量静、动态载荷的独立测试上，无法全面理解多重应力载荷下的机械特性。随着纳米材料表征测试和微机电系统(mems)技术的飞速发展，在透射电镜中对纳米材料进行原位力学加载成为可能。但是，目前针对可用于透射电子显微镜下的原位静、动态多重应力载荷机械测试技术还很少，并且已报道的技术一般仅限于单次加载，或者小应力动态加载。当前还没有能提供可用于原位tem/sem电镜同时实现大应力单轴拉伸和高频率动态加载的实时力-电耦合测试技术。
市面上已有的商业化样品杆有hysitron公司的pi型纳米压痕仪，可实现材料样品的单轴拉伸及机械性能的测试，但是该实验仪价格昂贵，须定制特定的实验环境，且无法实现多物理场的集成。
北京工业大学韩晓东教授课题组开发出的一种基于热执行器和加热电阻丝的力-热耦合测试芯片，该芯片可以实现材料样品在高温下的原位力学单轴拉伸，但是该芯片由于结构整体刚度较大，使其影响拉伸过程中对材料样品力学性能的精确测量，造成对微纳材料进行杨氏模量等机械性能测试误差较大，并且无法测量样品的电学特性。
中国科学院上海微系统与信息技术研究所王跃林研究员课题组开发出的动态机械加载材料样品的原位表征装置，该装置可实现材料样品的静、动态应力加载测试，但是该芯片制备工艺复杂，且其电学测试技术为两探针测试，无法消除测试材料与样品台之间接触电阻的影响，严重影响了拉伸过程中对材料样品电学特征的精确测量。
美国西北大学horaciod.espinosa教授开发出双倾透射电镜mems样品杆，该样品杆可以实现静态力学拉伸及测量，并且能通过双轴倾转得到材料的高分辨成像，并配备电容传感器自动检测材料所受应力，但是该样品杆设计复杂，且无法进行动态力学测量。
因此发展一种可以原位静-动态测试材料样品的力电多参数耦合特性，且可以大批量生产应用的基于tem/sem电镜的原位测试芯片件仍是本领域亟待解决的问题之一。
技术实现要素：
本发明所要解决的技术问题是：提供一种用于tem/sem电镜的原位多参数测试芯片及其制备方法，具有静态、动态两种力学载荷模式，可以实现对待测材料样品电学、力学参数的准静态及动态多参数测试，以及蠕变、疲劳与电学、力学参数之间的耦合关系规律，通过静-动态测试结合，实现待测材料样品的可靠性失效分析。同时提供该测试芯片的可大规模批量生产的标准微加工工艺制备方法。
本发明的一种用于tem/sem电镜的原位多参数测试芯片结构，包括静电执行器、热执行器和电极引线；静电执行器、热执行器和电极引线分别关于同一中心轴线对称。
静电执行器上设置有第一样品台，所述第一样品台随静电执行器沿中心轴线运动；
热执行器上设置有第二样品台，所述第二样品台随热执行器沿中心轴线运动；
第一样品台和第二样品台上设置有绝缘层；
电极引线包括第一电极引线、第二电极引线、第三电极引线和第四电极引线，第一电极引线和第二电极引线的一端均位于第一样品台上，第三电极引线和第四电极引线的一端均位于第二样品台上；第一电极引线、第二电极引线、第三电极引线和第四电极引线的另一端均连接外部测试电路，电极引线与外部测试电路构成四探针测试电路。
进一步的，所述外部测试电路包括电压表和电流源，第一电极引线和第三电极引线的另一端用于连接电压表，第二电极引线和第四电极引线的另一端用于电流源，电极引线、电压表和电流源构成四探针测试电路，用于对待测材料样品电特性进行测试。
与现有技术相比，本发明具有以下有益效果：
1，在驱动功能上，本发明测试芯片集成两种驱动结构，高应力载荷的热执行驱动，以及高频应力载荷的静电梳齿执行器驱动，且热执行器结构的刚度远大于静电驱动结构和待测材料样品。
2，在测试功能上，使得不同载荷可以顺序加载在同一个待测材料样品，可以实现待测材料样品多参数测试分析，如应力，杨氏模量，蠕变、疲劳特性，电导率等。
2.1.在较大刚度的热执行器驱动下静态力加载，在线研究样品的电学参数(电导率)、力学参数(杨氏模量、应力、蠕变特性等)的准静态单参数或多参数测试。
2.2.在较小刚度的静电梳齿执行器驱动下动态力高频加载，在线研究样品的力学、电学特性。
2.3.研究在高频载荷作用不同时间长度后的疲劳特性，可靠性分析。
2.4.在完成疲劳循环之后的样品上再次加载静态力，分析样品在疲劳特性下的力学、电学特性耦合规律。
3，解决了现有tem/sem电镜力学测试芯片性能单一的不足，可以在tem电镜相对较小的空间内提供多重力学载荷和电学性能表征功能，又可以在sem相对较大的空间内适当增加静电梳齿数目，实现高频、高应力载荷模式。
附图说明
图1为本发明实施例中测试芯片结构示意图。
图2为本发明芯片制备方案一中制备方法第一步的结构剖视图。
图3是本发明芯片制备方案一中制备方法第二步的结构剖视图。
图4是本发明芯片制备方案一中制备方法第三步的结构剖视图。
图5是本发明芯片制备方案一中制备方法第四步的结构剖视图。
图6是本发明芯片制备方案一中制备方法第五步的结构剖视图。
图7是本发明芯片制备方案一中制备方法第六步的结构剖视图。
图8是本发明芯片制备方案二中制备方法第一步的结构剖视图。
图9是本发明芯片制备方案二中制备方法第二步的结构剖视图。
图10是本发明芯片制备方案二中制备方法第三步的结构剖视图。
图11是本发明芯片制备方案二中制备方法第四步的结构剖视图。
图12是本发明芯片制备方案二中制备方法第五步的结构剖视图。
图13是本发明芯片制备方案二中制备方法第六步的结构剖视图。
图14是本发明芯片制备方案二中制备方法第七步的结构剖视图。
图15是本发明芯片制备方案二中制备方法第八步的结构剖视图。
图16是本发明芯片制备方案二中制备方法第九步的结构剖视图。
图17是本发明芯片制备方案二中制备方法第十步的结构剖视图。
图18是本发明芯片制备方案二中制备方法第十一步的结构剖视图。
图19是本发明实施例的四探针电学测试原理图。
其中，1、硅衬底；2、埋氧层；3、器件层；401、绝缘层；402、背面保护层；403、衬底绝缘层；5、电极引线压焊块；6、底部掏空结构；7、牺牲层；8、锚点固定区；9、待测材料样品；
31、静电执行器；311、第一样品台；312、第一质量块；313、支撑梁；314、第一引线梁；315、活动齿执行梁；316、固定齿执行梁；317、支撑梁锚点；318、固定齿执行梁锚点；319、第一固定齿执行梁；320、第二固定齿执行梁；310、第一引线梁锚点；
32、热执行器；321、第二样品台；322、第二质量块；323、热沉梁；324、第二引线梁；325、v型梁；326、第二引线梁锚点；327、v型梁锚点；328、沉梁锚点；
33、电极引线；331、第一电极引线；332、第二电极引线；333、第三电极引线；334、第四电极引线。
具体实施方式
本发明的一种用于tem/sem电镜的原位多参数测试芯片结构，如图1所示，包括静电执行器31、热执行器32和电极引线33；静电执行器31、热执行器32和电极引线33分别关于同一中心轴线对称。
静电执行器31上设置有第一样品台311，所述第一样品台311随静电执行器31沿中心轴线运动；
热执行器32上设置有第二样品台321，所述第二样品台321随热执行器32沿中心轴线运动；
第一样品台311和第二样品台321上设置有绝缘层；
电极引线33包括第一电极引线331、第二电极引线332、第三电极引线333和第四电极引线334，第一电极引线331和第二电极引线332的一端均位于第一样品台311上，第三电极引线333和第四电极引线334的一端均位于第二样品台321上；第一电极引线331、第二电极引线332、第三电极引线333和第四电极引线334的另一端均连接外部测试电路，所述外部测试电路包括电压表和电流源，第一电极引线331和第三电极引线333的另一端用于连接电压表，第二电极引线332和第四电极引线334的另一端用于电流源，电极引线、电压表和电流源构成四探针测试电路，用于样品电学特性测试。
所述静电执行器31包括第一质量块312、支撑梁313、第一引线梁314、活动齿执行梁315和固定齿执行梁316；
第一质量块312位于中心轴线上，是静电执行器31的对称轴，支撑梁313、第一引线梁314、活动齿执行梁315以及固定齿执行梁316均关于第一质量块312对称，支撑梁313、第一引线梁314、活动齿执行梁315分别与第一质量块312垂直连接；
第一引线梁314两端连接有第一引线梁锚点310，第一引线梁314上以及第一引线梁锚点310上均设置有绝缘层；
在第一质量块312上近热执行器32的一端为第一样品台311；第一电极引线331和第二电极引线332位于第一引线梁314上，由于第一引线梁314上绝缘层的存在，实现了第一电极引线331、第二电极引线332与第一引线梁314之间的电隔离；第一电极引线331和第二电极引线332的一端位于第一样品台311，第一引线梁锚点310绝缘层上还设置有电极引线压焊块5，第一电极引线331和第二电极引线332的另一端通过电极引线压焊块5，与外界电流源及电压表连接。
支撑梁313的两端连接有支撑梁锚点317，所述的支撑梁313可以为多个，本发明中支撑梁313为两个，活动齿执行梁315和固定齿执行梁316均位于两个支撑梁313之间的位置；
本发明的芯片中可以设置多组活动齿执行梁315和固定齿执行梁316，活动齿执行梁315上垂直连接有活动齿，固定齿执行梁316上垂直连接有固定齿，活动齿和固定齿长度相同，且一一对应设置；
固定齿执行梁316与活动齿执行梁315平行，固定齿执行梁316包括第一固定齿执行梁319和第二固定齿执行梁320，第一固定齿执行梁319和第二固定齿执行梁320结构相同，且关于第一质量块312对称，第一固定齿执行梁319和第二固定齿执行梁320远离第一质量块312的一端分别连接有固定齿执行梁锚点318。
支撑梁锚点317和固定齿执行梁锚点318上均设置有电极引线压焊块5，用于外界给静电执行器31供电。
热执行器32包括第二质量块322、热沉梁323、v型梁325和第二引线梁324；
所述第二质量块322位于中心轴线上，热沉梁323、v型梁325和第二引线梁324分别与第二质量块322连接，且关于第二质量块322对称，热沉梁323分布在v型梁325的两侧；第二引线梁324位于第二质量块322上近静电执行器31的一端；v型梁325的两端连接有v型梁锚点327，第二引线梁324的两端连接有第二引线梁锚点326，热沉梁两端连接有热沉梁锚点328；
第二引线梁324上以及第二引线梁锚点326上均设置有绝缘层；
在第二质量块322上近静电执行器31的一端为第二样品台321；第三电极引线333和第四电极334引线位于第二引线梁324上，由于第二引线梁324及第二引线梁锚点326上绝缘层的存在，实现了第三电极引线333、第四电极引线334与第二引线梁324之间的电隔离；第三电极引线333和第四电极引线334的另一端通过电极引线压焊块5，与外界电流源及电压表连接。
具体使用方法：如图19所示，利用fib、pdms等转移技术将待测材料样品9放到样品台上，材料样品沿中心轴线方向摆放。
在热执行器32两端的电极引线压焊块5上施加直流电压激励，对待测材料样品9进行高应力的单轴拉伸测试，并原位观察待测材料样品9的显微结构和读取其电学特征，所述电学特征是指电导率或电阻率，材料样品所受力可通过左侧静电执行器31的位移进行计算，f＝k*x,其中k为静电执行器31整体刚度，静电执行器31整体刚度包括支撑梁313和第一引线梁314两部分的刚度，x表示静电执行器31移动的距离。待测材料样品9所受应力即为σ＝f/a，其中a为待测材料样品的横截面积，通过sem/tem可观察到待测材料样品9的应变量，由此可得到待测材料样品9的杨氏模量和断裂强度等机械特性，也可以通过长时间静态加载，分析材料的蠕变特性。
由于热执行器32刚度远大于静电执行器31和待测材料样品9，可视为一固定结构，在静电执行器31两端的电极引线压焊块5上施加高频交流电压激励，进行高频应力的动态拉伸测试，获取待测材料疲劳特性，同时可改变电压波形，可进行不同力学载荷测试。若在sem中进行相关测试，可适当增加静电执行器31梳齿数目，增大静电执行器31的最大输出力，并可根据需要将静电执行器31视为电容传感器，实现待测样品所受应力的自动检测。
一种用于tem/sem电镜的原位多参数测试芯片的制备方法一，包括以下步骤：
步骤1，如图2所示，在soi晶片上表面和下表面生长100-200nm氮化硅层，形成绝缘层401和背面保护层402；所述soi晶片从上到下依次包括器件层3、埋氧层2和硅衬底1，绝缘层401位于器件层3表面，背面保护层402位于硅衬底1表面；所述绝缘层401和背面保护层402均为氮化硅材料；所述器件层3为单晶硅材料；
步骤2，如图3所示，采用光刻、反应离子刻蚀工艺对绝缘层401图案化，只保留位于样品台、引线梁区域、以及引线梁锚点区域的绝缘层401，所述样品台包括第一样品台311和第二样品台321，所述引线梁包括位于静电执行器31的第一引线梁314、以及位于热执行器32的第二引线梁324；所述引线梁锚点包括第一引线梁锚点310和第二引线梁锚点326；
步骤3，如图4所示，采用光刻、电子束蒸发工艺在器件层3和绝缘层401上制备50/250nm厚的ti/au金属层作为电极引线及电极引线压焊块5；所述电极引线用于与待测样品连接，用于测量待测材料样品的电学信号。电极引线压焊块5用于将热执行器32和静电执行器31连接到外界电源；
步骤4，如图5所示，采用光刻、反应离子刻蚀工艺在器件层3制备出热执行器32和静电执行器31；
所述静电执行器31包括第一质量块312、支撑梁313、活动齿执行梁315、固定齿执行梁316、与活动齿执行梁315垂直连接的活动齿、与固定齿执行梁316垂直连接的固定齿、第一引线梁314、第一引线梁锚点310、固定齿执行梁锚点318、支撑梁锚点317。
热执行器32包括第二质量块322、热沉梁323、v型梁325、第二引线梁324、第二引线梁锚点326、热沉梁锚点328以及v型梁锚点327。
步骤5，如图6所示，采用光刻、反应离子刻蚀工艺，刻蚀器件层3中可动结构、固定齿执行梁316、以及固定齿区域下方的背面保护层402；所述可动结构包括静电执行器31中的第一质量块312、支撑梁313、第一引线梁314、活动齿执行梁315、与活动齿执行梁315垂直连接的活动齿，以及热执行器32中的第二质量块322、热沉梁323、v型梁325和第二引线梁324；
步骤6，如图7所示，采用深反应离子刻蚀技术将可动结构、固定齿执行梁316、以及固定齿区域下方的硅衬底1和埋氧层2进行刻蚀，形成底部掏空结构6，释放器件层3可动结构，完成以单晶硅为器件层3的芯片制备。
一种用于tem/sem电镜的原位多参数测试芯片的制备方法二，包括以下步骤：
步骤1，如图8所示，在硅衬底1上生长一层50-100nm的氮化硅，形成衬底绝缘层403；
步骤2，如图9所示，在衬底绝缘层403上cvd工艺沉积一层2-3μm厚的牺牲层7；所述牺牲层7采用sio2等材料；
步骤3，如图10所示，采用光刻、反应离子刻蚀工艺对牺牲层7刻蚀出用于固定热执行器32锚点和静电执行器31锚点的锚点固定区8；热执行器32锚点包括第二引线梁锚点326、热沉梁锚点328和v型梁锚点327；静电执行器31锚点包括支撑梁锚点317、固定齿执行梁锚点318和第一引线梁锚点310；
步骤4，如图11所示，采用cvd沉积2-3μm的氮化硅绝缘材料，并通过光刻、反应离子刻蚀工艺使氮化硅绝缘材料填充锚点固定区8，氮化硅绝缘材料的表面与牺牲层7表面保持水平；
步骤5，如图12所示，在氮化硅绝缘材料与牺牲层7表面，采用cvd沉积一层3-5μm厚的多晶硅作为器件层3；
步骤6，如图13所示，在多晶硅上生长100-200nm氮化硅，形成绝缘层401；
步骤7，如图14所示，采用光刻、反应离子刻蚀工艺对绝缘层401图案化，只保留位于样品台、引线梁区域、以及引线梁锚点区域的绝缘层401；
步骤8，如图15所示，采用光刻、电子束蒸发工艺在在多晶硅器件层3和绝缘层401上制备50/250nm厚ti/au金属层作为电极引线及电极引线压焊块5；
步骤9，如图16所示，采用光刻、反应离子刻蚀工艺在多晶硅器件层3制备出静电执行器31和热执行器32；
步骤10，如图17所示，腐蚀牺牲层7，释放静电执行器31和热执行器32的可动结构；
步骤11，如图18所示，采用光刻、深反应离子刻蚀工艺将tem观测区域下方的硅衬底绝缘层403和硅衬底1刻穿，形成tem观测窗口，完成以多晶硅为器件层3的芯片结构制备。
本发明提出的两种制备方法，均可制备出本发明设计的芯片多驱动测试结构。以上显示和描述了本发明的基本原理、主要特征和优点。本领域的技术人员应该了解，本发明不受上述具体实施例的限制，上述具体实施例和说明书中的描述只是为了进一步说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护的范围由权利要求书及其等效物界定。
1.一种用于tem/sem电镜的原位多参数测试芯片结构，其特征在于，包括静电执行器、热执行器和电极引线；静电执行器、热执行器和电极引线分别关于同一中心轴线对称；
静电执行器上设置有第一样品台，所述第一样品台随静电执行器沿中心轴线运动；
热执行器上设置有第二样品台，所述第二样品台随热执行器沿中心轴线运动；
第一样品台和第二样品台上设置有绝缘层；
电极引线包括第一电极引线、第二电极引线、第三电极引线和第四电极引线，第一电极引线和第二电极引线的一端均位于第一样品台上，第三电极引线和第四电极引线的一端均位于第二样品台上；第一电极引线、第二电极引线、第三电极引线和第四电极引线的另一端均连接外部测试电路，电极引线与外部测试电路构成四探针测试电路。
2.根据权利要求1所述一种用于tem/sem电镜的原位多参数测试芯片结构，其特征在于，所述外部测试电路包括电压表和电流源，第一电极引线和第三电极引线的另一端用于连接电压表，第二电极引线和第四电极引线的另一端用于电流源，电极引线、电压表和电流源构成四探针测试电路。
3.根据权利要求1所述一种用于tem/sem电镜的原位多参数测试芯片结构，其特征在于，所述静电执行器包括第一质量块、支撑梁、第一引线梁、活动齿执行梁和固定齿执行梁；
第一质量块位于中心轴线上，是静电执行器的对称轴，支撑梁、第一引线梁、活动齿执行梁以及固定齿执行梁均关于第一质量块对称，支撑梁、第一引线梁、活动齿执行梁分别与第一质量块垂直连接；
第一引线梁两端连接有第一引线梁锚点，第一引线梁上以及第一引线梁锚点上均设置有绝缘层；
在第一质量块上近热执行器的一端为第一样品台；第一电极引线和第二电极引线位于第一引线梁上，由于第一引线梁上绝缘层的存在，实现了第一电极引线、第二电极引线与第一引线梁之间的电隔离；第一电极引线和第二电极引线的一端位于第一样品台，第一引线梁锚点绝缘层上还设置有电极引线压焊块，第一电极引线和第二电极引线的另一端通过电极引线压焊块与外部测试电路连接。
4.根据权利要求1所述一种用于tem/sem电镜的原位多参数测试芯片结构，其特征在于，支撑梁的两端连接有支撑梁锚点，所述的支撑梁为两个，活动齿执行梁和固定齿执行梁均设置在两个支撑梁之间；
活动齿执行梁上垂直连接有活动齿，固定齿执行梁上垂直连接有固定齿，活动齿和固定齿长度相同，且一一对应设置；
固定齿执行梁与活动齿执行梁平行，固定齿执行梁包括第一固定齿执行梁和第二固定齿执行梁，第一固定齿执行梁和第二固定齿执行梁结构相同，且关于第一质量块对称，第一固定齿执行梁和第二固定齿执行梁远离第一质量块的一端分别连接有固定齿执行梁锚点；
支撑梁锚点和固定齿执行梁锚点上均设置有电极引线压焊块，用于外界静电执行器施加激励信号。
5.根据权利要求1所述一种用于tem/sem电镜的原位多参数测试芯片结构，其特征在于，热执行器包括第二质量块、热沉梁、v型梁和第二引线梁；
所述第二质量块位于中心轴线上，热沉梁、v型梁和第二引线梁分别与第二质量块连接，且关于第二质量块对称，热沉梁分布在v型梁的两侧；第二引线梁位于第二质量块的近静电执行器的一端；v型梁的两端连接有v型梁锚点，第二引线梁的两端连接有第二引线梁锚点，热沉梁两端连接有热沉梁锚点；
第二引线梁上以及第二引线梁两端的锚点上均设置有绝缘层；
在第二质量块上近静电执行器的一端为第二样品台；第三电极引线和第四电极引线位于第二引线梁上，第三电极引线和第四电极引线的另一端通过电极引线压焊块与外部测试电路连接。
6.一种如权利要求1-5任一项所述一种用于tem/sem电镜的原位多参数测试芯片结构的制备方法，其特征在于，包括以下步骤：
步骤1，在soi晶片上表面和下表面生长100-200nm氮化硅层，形成绝缘层和背面保护层；所述soi晶片从上到下依次包括器件层、埋氧层和硅衬底，绝缘层位于器件层表面，背面保护层位于硅衬底表面；
步骤2，采用光刻、反应离子刻蚀工艺对绝缘层图案化，只保留位于样品台和引线梁区域、引线梁锚点的绝缘层；
步骤3，采用光刻、电子束蒸发工艺在器件层和绝缘层上制备金属层作为电极引线及电极引线压焊块；
步骤4，采用光刻、反应离子刻蚀工艺在器件层制备出热执行器和静电执行器；
步骤5，采用光刻、反应离子刻蚀工艺，刻蚀器件层中可动结构区域、固定齿执行梁、以及固定齿下方的背面保护层；所述可动结构包括静电执行器中的第一质量块、支撑梁、第一引线梁、活动齿执行梁、与活动齿执行梁垂直连接的活动齿，以及热执行器中的第二质量块、热沉梁、v型梁和第二引线梁；
步骤6，采用深反应离子刻蚀技术将可动结构区域、固定齿执行梁、以及固定齿下方的硅衬底和埋氧层进行刻蚀，释放器件层可动结构，完成以单晶硅为器件层的芯片的制备。
7.一种如权利要求1-5任一项所述一种用于tem/sem电镜的原位多参数测试芯片结构的制备方法，其特征在于，包括以下步骤：
步骤1，在硅衬底上生长一层50-100nm的氮化硅，形成衬底绝缘层；
步骤2，在衬底绝缘层上cvd工艺沉积一层2-3μm厚的牺牲层；
步骤3，采用光刻、反应离子刻蚀工艺对牺牲层刻蚀出用于固定热执行器和静电执行器锚点的锚点固定区；
步骤4，采用cvd沉积2-3μm的氮化硅绝缘材料，并通过光刻、反应离子刻蚀工艺使氮化硅绝缘材料填充锚点固定区，氮化硅绝缘材料的表面与牺牲层表面保持水平；
步骤5，在氮化硅绝缘材料与牺牲层表面，采用cvd沉积一层3-5μm厚的多晶硅作为器件层；
步骤6，在多晶硅上生长100-200nm氮化硅，形成绝缘层；
步骤7，采用光刻、反应离子刻蚀工艺对绝缘层图案化，只保留位于样品台、引线梁区域、以及引线梁锚点区域的绝缘层；
步骤8，采用光刻、电子束蒸发工艺在在器件层和绝缘层上制备金属层作为电极引线及电极引线压焊块；
步骤9，采用光刻、反应离子刻蚀工艺在器件层制备出静电执行器和热执行器；
步骤10，腐蚀牺牲层，释放静电执行器和热执行器的可动结构；
步骤11，采用光刻、深反应离子刻蚀工艺将tem观测区域下方的硅衬底和衬底绝缘层刻穿，形成tem观测窗口，完成以多晶硅为器件层的芯片结构的制备。
技术总结