显示装置及用于该显示装置的制造方法与流程

1.本公开的各种实施方式涉及显示装置和制造该显示装置的方法。


背景技术：

2.近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光装置的技术。例如，已经开发了使用具有与从纳米级尺寸到微米级尺寸的范围相对应的小尺寸的超小型发光元件来配置发光装置的光源的技术。这种发光装置可用于诸如显示装置和照明装置的各种电子装置中。


技术实现要素：

3.技术问题
4.如果在向衬底供应发光元件之后向电极供应预定电压，则在电极之间形成电场，使得发光元件自对准。
5.然而，施加到电极的电压可能下降，使得发光元件可能无法在整个衬底均匀地对准。
6.本公开的各种实施方式涉及包括被均匀地对准的发光元件的显示装置。
7.本公开的各种实施方式涉及一种制造发光元件可在其中均匀地对准的显示装置的方法。
8.技术方法
9.在一方面，根据本公开的实施方式的显示装置可包括：衬底；像素，设置在衬底上，并且各自包括第一电极、第二电极以及联接在第一电极与第二电极之间的多个发光元件；以及第一振荡器，设置在衬底上并且联接到像素中的第一像素的第一电极，并且包括至少一个晶体管和至少一个电容器。
10.在实施方式中，第一像素的第一电极可与像素中的第二像素的第一电极分离。第一振荡器可与第二像素断开电连接。
11.在实施方式中，衬底可包括其中显示图像的显示区域、以及设置在显示区域的一侧上的非显示区域。第一像素可设置在显示区域中。第一振荡器可设置在非显示区域中。
12.在实施方式中，显示装置还可包括设置在非显示区域上的第二振荡器和第三振荡器。第一振荡器、第二振荡器和第三振荡器可沿着显示区域的周边以规则的间隔设置。
13.在实施方式中，显示装置还可包括设置在衬底上并且彼此分离的第一电力线、第二电力线、第三电力线和第四电力线。像素中的每个可联接在第一电力线与第二电力线之间。第一振荡器可联接到第三电力线和第四电力线。第三电力线和第四电力线中的每个可浮置。
14.在实施方式中，第一电力线、第二电力线、第三电力线、第四电力线和第一振荡器可包括在像素电路层中。第一电极和第二电极可在像素电路层上设置在彼此间隔开的位置处。多个发光元件可设置在第一电极与第二电极之间。
15.在实施方式中，显示装置还可包括电极图案，该电极图案设置在像素电路层上并且与第一振荡器的至少一个电容器重叠，并且联接到至少一个电容器。电极图案可与第一像素的第一电极分离。
16.在实施方式中，显示装置还可包括设置在显示区域上的第二振荡器。
17.在实施方式中，第一振荡器可设置在像素之间。
18.在实施方式中，多个发光元件中的每个可包括具有在纳米级到微米级的范围内的尺寸的发光二极管。
19.在实施方式中，显示装置还可包括设置在衬底上的第一电力线和第二电力线。第一振荡器可包括至少一个级。至少一个级各自可包括：第一晶体管，包括联接到第一电力线的第一电极、联接到第一节点的第二电极以及联接到输入端的栅电极；第二晶体管，包括联接到第一节点的第一电极、联接到第二电力线的第二电极以及联接到输入端的栅电极；以及第一电阻器和第一电容器，串联联接在第一节点与第二电力线之间。与第一电阻器和第一电容器联接的第二节点可作为输出端电联接到输入端。
20.在实施方式中，第一振荡器可包括第一级、第二级和第三级。第一级的输出端可联接到第二级的输入端。第二级的输出端可联接到第三级的输入端。第三级的输出端可联接到第一级的输入端。
21.在一方面，根据本公开的实施方式的显示装置可包括：衬底；像素，设置在衬底上，并且各自包括第一电极、第二电极以及联接在第一电极与第二电极之间的多个发光元件；以及振荡器，在像素之间设置在衬底上并且与像素电断开，并且振荡器包括至少一个晶体管和至少一个电容器。
22.在一方面，根据本公开的实施方式的制造显示装置的方法可包括：制备衬底，衬底包括像素电路层、第一电极和第二电极，像素电路层包括振荡器，第一电极与振荡器电联接并且形成在像素电路层上，第二电极形成在像素电路层上；在第一电极与第二电极之间供应发光元件；以及通过向振荡器施加直流电压来将发光元件对准在第一电极与第二电极之间。
23.在实施方式中，振荡器可将直流电压转换为交流电压，并且将交流电压供应给第一电极。
24.在实施方式中，对准发光元件还可包括：在向振荡器施加直流电压的同时向第二电极施加接地电压。
25.在实施方式中，该方法还可包括：按像素区域划分第一电极，并且将第一电极与振荡器的输出端分离。
26.在实施方式中，该方法还可包括：形成第一接触电极和第二接触电极，第一接触电极配置为将发光元件中的每个的第一端部联接到第一电极，第二接触电极配置为将发光元件中的每个的第二端部电联接到第二电极。
27.在实施方式中，该方法还可包括：通过在第一电极与振荡器之间切断衬底来去除振荡器。
28.在实施方式中，对准发光元件还可包括：向第一电极施加来自外部交流电源的交流电压。
29.有益效果
30.在根据本公开的实施方式的显示装置和制造该显示装置的方法中，可通过振荡器将施加到显示面板的dc电压转换为ac电压，并且可将该ac电压供应给电力线。因此，可将具有均匀大小的ac电压供应给每个像素，并且可在整个显示面板中均匀地对准发光元件。
附图说明
31.图1a和图1b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
32.图2a和图2b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
33.图3a和图3b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
34.图4是示出根据本公开的实施方式的显示装置的平面图。
35.图5a至图5c是示出包括在图4的显示装置中的子像素的示例的电路图。
36.图6a至图6d是示出包括在图4的显示装置中的振荡器的示例的电路图。
37.图7是示出显示装置的示例的平面图，其示出了图4的第一区域的放大图。
38.图8是示出子像素的示例的平面图，其示出了图7的第二区域的放大图。
39.图9a至图9d是示出沿着图7的线i
‑
i'和图8的线ii
‑
ii'截取的子像素的示例的剖视图。
40.图10是示出沿着图7的线i
‑
i'和图8的线ii
‑
ii'截取的子像素的另一示例的剖视图。
41.图11是示出根据本公开的实施方式的显示装置的平面图。
42.图12是示出显示装置的示例的平面图，其示出了图11的第一区域的放大图。
43.图13是示出沿着图12的线i
‑
i'和线ii
‑
ii'截取的子像素的示例的剖视图。
44.图14是示出根据本公开的实施方式的显示装置的平面图。
45.图15是示出显示装置的示例的平面图，其示出了图14的第三区域的放大图。
46.图16是示出根据本公开的实施方式的显示装置的平面图。
47.图17a至图17c是示出根据本公开的实施方式的母衬底的示例的平面图。
48.图18是示出包括在图17a至图17c的母衬底中的显示面板的示例的平面图。
49.图19是示出根据本公开的实施方式的制造显示装置的方法的流程图。
50.图20a至图20d是用于描述图19的制造显示装置的方法的图。
51.图21是用于描述根据本公开的实施方式的制造显示装置的方法的图。
具体实施方式
52.由于本公开的实施方式可以以许多不同的形式进行各种修改，因此现在将详细参考本公开的各种实施方式，其具体示例在附图中示出并在下面描述。然而，本公开不限于以下实施方式，并且可修改成各种形式。
53.为了清楚地说明本公开，可在附图中省略与本公开的特征不直接相关的一些元件。此外，附图中的一些元件的尺寸、比例等可能被稍微夸大。应注意的是，在全部附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的说明。
54.图1a和图1b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。虽然在图1a和图1b中示出了圆柱形形状的杆型发光元件ld，但是根据本公开的发光元件ld的类型和/或形状不限于此。
55.参考图1a和图1b，发光元件ld可包括第一导电半导体层11、第二导电半导体层13和插置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如，发光元件ld可由堆叠体构成，该堆叠体通过在一个方向上依次堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成。
56.在实施方式中，发光元件ld可以以在一个方向上延伸的杆的形式设置。发光元件ld相对于一个方向可具有第一端部和第二端部。
57.在实施方式中，第一导电半导体层11和第二导电半导体层13中的一个可设置在发光元件ld的第一端部上，并且第一导电半导体层11和第二导电半导体层13中的另一个可设置在发光元件ld的第二端部上。
58.在实施方式中，发光元件ld可以是以杆的形式制造的杆型发光二极管。这里，术语“杆状形状”涵盖在纵向方向上比在宽度方向上长(即，具有大于1的纵横比)的杆状形状和棒状形状(诸如，圆柱形形状和棱柱形状)，并且其剖面形状不限于特定形状。例如，发光元件ld的长度l可大于其直径d(或其剖面的宽度)。
59.在实施方式中，发光元件ld可具有与纳米级或微米级相对应的小尺寸，例如，与纳米级或微米级相对应的直径d和/或长度l。然而，发光元件ld的尺寸不限于此。例如，取决于采用使用发光元件ld的发光装置作为光源的各种装置(例如，显示装置)的设计条件，发光元件ld的尺寸可以以各种方式改变。
60.第一导电半导体层11可包括至少一个n型半导体层。例如，第一导电半导体层11可包括n型半导体层，该n型半导体层包括inalgan、gan、algan、ingan、aln和inn中的一种半导体材料，并且掺杂有诸如si、ge或sn的第一导电掺杂剂。然而，用于形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可由各种其它材料形成。
61.有源层12可设置在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可形成在有源层12之上和/或可形成在有源层12之下。例如，包覆层可由algan层或inalgan层形成。在实施方式中，诸如algan或alingan的材料可用于形成有源层12，并且各种其它材料可用于形成有源层12。
62.如果在发光元件ld的相对端部之间施加有等于或大于预定电压的电压，则发光元件ld可通过电子
‑
空穴对在有源层12中的复合来发射光。由于可基于前述原理来控制发光元件ld的光发射，因此发光元件ld可用作各种发光装置和显示装置的像素的光源。
63.第二导电半导体层13可设置在有源层12上并且包括具有与第一导电半导体层11的半导体层的类型不同类型的半导体层。例如，第二导电半导体层13可包括至少一个p型半导体层。例如，第二导电半导体层13可包括p型半导体层，该p型半导体层包括inalgan、gan、algan、ingan、aln和inn中的任一种半导体材料，并且掺杂有诸如mg的第二导电掺杂剂。然而，用于形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可由各种其它材料形成。
64.在实施方式中，发光元件ld还可包括设置在发光元件ld的表面上的绝缘膜inf。绝缘膜inf可形成在发光元件ld的表面上以包围至少有源层12的外周表面，并且还可包围第一导电半导体层11和第二导电半导体层13的预定区域。这里，绝缘膜inf可允许发光元件ld的具有不同极性的相对端部暴露于外部。例如，绝缘膜inf可暴露相对于纵向方向设置在发光元件ld的相应的相对端上的第一导电半导体层11和第二导电半导体层13中的每个的一
个端部，例如，可暴露圆柱体的两个表面(即，顶表面和底表面)而不覆盖它们。
65.在实施方式中，绝缘膜inf可包括氧化硅(sio2)、氮化硅(si3n4)、氧化铝(al2o3)和氧化钛(tio2)中的至少一种绝缘材料，但不限于此。换言之，形成绝缘膜inf的材料不限于特定材料，并且绝缘膜inf可由已知的各种绝缘材料形成。
66.在实施方式中，除了第一导电半导体层11、有源层12、第二导电半导体层13和/或绝缘膜inf之外，发光元件ld还可包括附加的其它组件。例如，发光元件ld还可包括设置在第一导电半导体层11、有源层12和/或第二导电半导体层13的一个端部上的一个或多个荧光层、一个或多个有源层、一个或多个半导体层和/或一个或多个电极层。
67.图2a和图2b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。图3a和图3b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
68.参考图2a和图2b，发光元件ld还可包括设置在第二导电半导体层13的一个端部上的至少一个电极层14。
69.参考图3a和图3b，发光元件ld还可包括设置在第一导电半导体层11的一个端部上的至少一个电极层15。
70.电极层14和15中的每个可以是欧姆接触电极，但不限于此。此外，电极层14和15中的每个可包括金属或导电金属氧化物。例如，电极层14和15中的每个可由诸如铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)、其氧化物或合金、铟锡氧化物(ito)、铟锌氧化物(izo)、锌氧化物(zno)或锌铟锡氧化物(itzo)的透明电极材料单独或组合形成。电极层14和15可以是基本上透明的或半透明的。由此，从发光元件ld生成的光可在穿过电极层14和15之后被发射到外部。
71.在实施方式中，绝缘膜inf可至少部分地包围电极层14和15的外周表面，或者可不包围所述外周表面。换言之，绝缘膜inf可选择性地形成在电极层14和15的表面上。此外，绝缘膜inf可形成为暴露发光元件ld的具有不同极性的相对端部，例如，可暴露电极层14和15中的每个的至少一区域。然而，不限于此，可不设置绝缘膜inf。
72.如果绝缘膜inf设置在发光元件ld的表面上，例如，设置在有源层12的表面上，则可防止有源层12与至少一个电极(例如，联接到发光元件ld的相对端部的接触电极中的至少一个接触电极等)短路。因此，可确保发光元件ld的电稳定性。
73.此外，绝缘膜inf可形成在发光元件ld的表面上，从而最小化发光元件ld的表面缺陷，并改善发光元件ld的寿命和效率。此外，绝缘膜inf形成在发光元件ld的表面上，从而即使多个发光元件ld布置成彼此紧邻，也防止发光元件ld之间发生不期望的短路。
74.在实施方式中，发光元件ld可通过表面处理工艺(例如，涂覆)来制造。例如，当多个发光元件ld与流体溶液(或溶剂)混合以供应给每个发光区域(例如，每个像素的发光区域)时，发光元件ld可均匀地分布，而非在溶液中不均匀地聚集。这里，发光区域是在其中通过发光元件ld发射光的区域。发光区域可与在其中不发射光的非发光区域区分开。
75.在一些实施方式中，绝缘膜inf本身可由使用疏水材料的疏水膜形成，或者可在绝缘膜inf上形成由疏水材料形成的附加疏水膜。在实施方式中，疏水材料可以是包含氟的材料以表现疏水性。在实施方式中，疏水材料可以以自组装单层(sam)的形式施加到发光元件ld。在这种情况下，疏水材料可包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是商业可用的含氟材料(诸如，teflon
tm
或cytop
tm
)或者相应
材料。
76.包括上述发光元件ld的发光装置可用在包括需要光源的显示装置的各种装置中。例如，至少一个超小型发光元件ld(例如，各自具有在纳米级到微米级的范围内的尺寸的多个超小型发光元件ld)可设置在显示面板的每个像素区域中，以使用超小型发光元件ld形成相应像素的光源(或光源单元)。此外，根据本公开的发光元件ld的应用的领域不限于显示装置。例如，发光元件ld也可用在需要光源的其它类型的装置(诸如，照明装置)中。
77.图4是示出根据本公开的实施方式的显示装置的平面图。在实施方式中，图4示出了显示装置(特别地，设置在显示装置中的显示面板pnl)作为可使用参考图1a至图3b描述的发光元件ld作为光源的装置的示例。根据该实施方式，图4着重于显示区域da简单地示出了显示面板pnl的结构。在一些实施方式中，虽然未示出，但是在显示面板pnl中还可设置有至少一个驱动电路组件(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
78.参考图4，显示面板pnl可包括基底层sub1(或衬底)和设置在基底层sub1上的电力线pl0、pl1、pl2和pl3、像素pxl以及振荡器conv1至conv6(或振荡电路，或转换电路)。
79.显示面板pnl和基底层sub1可包括配置为显示图像的显示区域da、以及形成在除了显示区域da之外的预定区域中的非显示区域nda。
80.在实施方式中，显示区域da可设置在显示面板pnl的中央区域中，以及非显示区域nda可沿着显示面板pnl的边界设置成包围显示区域da。显示区域da和非显示区域nda的位置不限于此，并且其位置可改变。
81.基底层sub1可形成显示面板pnl的基底。例如，基底层sub1可形成下面板(例如，显示面板pnl的下板)的基底。
82.在实施方式中，基底层sub1可以是刚性衬底或柔性衬底，并且其材料或特性不受特别限制。例如，基底层sub1可以是由玻璃或增强玻璃制成的刚性衬底，或由通过塑料或金属制成的薄膜形成的柔性衬底。此外，基底层sub1可以是透明衬底，但不限于此。例如，基底层sub1可以是半透明衬底、不透明衬底或反射衬底。
83.基底层sub1的一区域被限定为其中设置有像素pxl的显示区域da，并且其另一区域被限定为非显示区域nda。例如，基底层sub1可包括显示区域da以及设置在显示区域da周围的非显示区域nda，其中，显示区域da包括其中形成有像素pxl的多个像素区域。在非显示区域nda中可设置有与显示区域da的像素pxl联接的振荡器conv1至conv6以及各种线和/或内部电路。
84.第一电力线pl1可在第二方向dr2上延伸跨过显示区域da，并且在第一方向dr1上重复布置。第一电力线pl1可以是与所有像素pxl联接的公共线，并且可向第一电力线pl1施加第一电源vdd(或第一电力电压)。
85.同样，第二电力线pl2可在第二方向dr2上延伸跨过显示区域da，并且在第一方向dr1上重复布置。第二电力线pl2可以是公共线，以及可向第二电力线pl2施加第二电源vss(或第二电力电压)。这里，第一电源vdd和第二电源vss可具有不同的电压电平。例如，第一电源vdd可具有比第二电源vss的电压电平高的电压电平。
86.第三电力线pl3可设置在非显示区域nda中。第三电力线pl3可形成包围显示区域da的闭环，但是本公开不限于此。在制造显示面板pnl的过程期间(例如，在像素pxl中供应和对准发光元件ld的过程期间)，可向第三电力线pl3施加dc电压vdc(或dc对准电压，或dc
电力电压)。
87.参考电力线pl0(或第四电力线)可设置在非显示区域nda中。可向参考电力线pl0施加参考电压gnd(或接地电压)，或者参考电力线pl0可被接地。然而，参考电力线pl0不限于此。例如，参考电力线pl0可与第二电力线pl2联接，并且在制造显示面板pnl的过程期间，可通过第二电力线pl2向参考电力线pl0施加参考电压gnd。
88.像素pxl可电联接在第一电力线pl1与第二电力线pl2之间，并且包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件ld(例如，根据图1a至图3b中所示的实施方式中的任一个的至少一个杆型发光二极管)。例如，像素pxl可包括多个杆型发光二极管，杆型发光二极管中的每个具有在纳米级到微米级的范围内的小尺寸，并且彼此并联联接在第一电力线pl1与第二电力线pl2之间。多个杆型发光二极管可形成每个像素pxl的光源。
89.此外，像素pxl可包括多个子像素spx1、spx2和spx3。例如，像素pxl可包括第一子像素spx1、第二子像素spx2和第三子像素spx3。
90.在实施方式中，第一子像素spx1、第二子像素spx2和第三子像素spx3可发射不同颜色的光。例如，第一子像素spx1可以是用于发射红光的红色子像素，第二子像素spx2可以是用于发射绿光的绿色子像素，以及第三子像素spx3可以是用于发射蓝光的蓝色子像素。然而，形成每个像素pxl的子像素的颜色、类型和/或数量不受特别限制。例如，可以以各种方式改变从每个子像素发射的光的颜色。虽然图4示出了像素pxl在显示区域da中以条纹形状布置的实施方式，但是本公开不限于此。例如，像素pxl可以以各种像素阵列形式布置。
91.在实施方式中，像素pxl(或子像素中的每个)可形成为有源像素。然而，可以应用于根据本公开的显示装置的像素pxl的类型、结构和/或驱动方法不受特别限制。例如，像素pxl可形成为具有各种有源结构或无源结构的发光显示装置的像素。
92.振荡器conv1至conv6中的每个可联接在参考电力线pl0与第三电力线pl3之间，并且将从第三电力线pl3提供的dc电压vdc(或施加在第三电力线pl3与参考电力线pl0之间的dc电压)转换为ac电压。例如，振荡器conv1至conv6中的每个在制造显示面板pnl的过程期间可将从第三电力线pl3提供的dc电压vdc转换为ac电压并在对准发光元件ld的过程期间将ac电压供应给像素pxl。当显示装置(或显示面板pnl)被开启以显示图像时，第三电力线pl3可浮置，或者可不向第三电力线pl3施加电压。同样，也可不向参考电力线pl0施加电压。
93.振荡器conv1至conv6可设置在基底层sub1的非显示区域nda中。
94.在实施方式中，振荡器conv1至conv6可在基底层sub1上设置成彼此对称或以规则的间隔设置。例如，第一振荡器conv1可设置成与显示面板pnl的从外部装置向其施加dc电压vdc的点相邻。第一振荡器conv1可设置成基于显示面板pnl的中央区域与第一振荡器conv1对应。第三振荡器conv3和第四振荡器conv4可分别设置成与第一振荡器conv1和第二振荡器conv2双向(或上下)对称。第五振荡器conv5可设置在第一振荡器conv1与第四振荡器conv4之间。第六振荡器conv6可设置在第二振荡器conv2与第三振荡器conv3之间。作为另一示例，振荡器conv1至conv6可沿着显示区域da的边界在非显示区域nda中以规则的间隔(例如，大约2.5英寸的间隔)设置。
95.振荡器conv1至conv6可设置成在非显示区域nda中彼此对称，或者沿着显示区域da的边界以规则的间隔设置，以便可通过振荡器conv1至conv6将均匀的ac电压供应给整个
显示面板pnl。
96.虽然图4示出了显示面板pnl包括设置在非显示区域nda中的六个振荡器conv1至conv6，但是这是为了示出振荡器conv1至conv6设置在不同的位置处，并且显示面板pnl不限于上述结构。例如，显示面板pnl可包括两个振荡器至五个振荡器、或者七个或更多个振荡器，并且振荡器中的至少一个可设置在显示区域da中。
97.图5a至图5c是示出包括在图4的显示装置中的子像素的示例的电路图。图5a至图5c中的每个中所示的子像素spx可以是设置在图4的显示面板pnl中的第一子像素spx1、第二子像素spx2和第三子像素spx3中的任一个。第一子像素spx1、第二子像素spx2和第三子像素spx3的结构可基本上彼此相同或相似。因此，在图5a至图5c中，第一子像素spx1、第二子像素spx2和第三子像素spx3将统称为子像素spx。
98.首先，参考图5a，子像素spx可包括发射具有与数据信号相对应的亮度的光的光源单元lsu。子像素spx可选择性地进一步包括配置为驱动光源单元lsu的像素电路pxc。
99.在实施方式中，光源单元lsu可包括彼此电联接在第一电源vdd与第二电源vss之间的多个发光元件ld。在实施方式中，发光元件ld可彼此并联联接，但是本公开不限于此。例如，多个发光元件ld可以以串联/并联组合结构联接在第一电源vdd与第二电源vss之间。
100.第一电源vdd和第二电源vss可具有不同的电势以允许发光元件ld发射光。例如，第一电源vdd可被设定为高电势电源，以及第二电源vss可被设定为低电势电源。这里，至少在子像素spx的发射周期期间，第一电源vdd与第二电源vss之间的电势差可被设定成等于或大于发光元件ld的阈值电压的电压。
101.虽然图5a示出了发光元件ld在第一电源vdd与第二电源vss之间在相同方向上(例如，在正向方向上)并联联接的实施方式，但是本公开不限于此。例如，发光元件ld中的一些可在第一电源vdd与第二电源vss之间在第一方向(例如，正向方向)上彼此联接，以形成每个有效光源，以及其他发光元件ld可在第二方向(例如，反向方向)上彼此联接。作为另一示例，至少一个子像素spx可仅包括单个发光元件ld(例如，在第一电源vdd与第二电源vss之间在正向方向上联接的单个有效光源)。
102.根据实施方式，发光元件ld中的每个的第一端部可通过第一电极共同联接到相应的像素电路pxc，并且可通过像素电路pxc和第一电力线pl1联接到第一电源vdd。发光元件ld中的每个的第二端部可通过第二电极和第二电力线pl2共同联接到第二电源vss。
103.光源单元lsu可发射具有与通过相应的像素电路pxc供应给光源单元lsu的驱动电流相对应的亮度的光。由此，可在显示区域da中显示预定图像。
104.像素电路pxc可联接到相应的子像素spx的扫描线si和数据线dj。例如，在子像素spx设置在显示区域da的第i行和第j列上的情况下，子像素spx的像素电路pxc可联接到显示区域da的第i扫描线si和第j数据线dj。像素电路pxc可包括第一晶体管t1、第二晶体管t2和存储电容器cst。
105.第一晶体管t1(或驱动晶体管)可联接在第一电源vdd与光源单元lsu之间。第一晶体管t1的栅电极可联接到第一节点n1。第一晶体管t1可响应于第一节点n1的电压来控制待供应给光源单元lsu的驱动电流。
106.第二晶体管t2(或开关晶体管)可联接在数据线dj与第一节点n1之间。第二晶体管t2的栅电极可联接到扫描线si。
107.响应于从扫描线si供应的具有栅极导通电压(例如，低电压)的扫描信号，第二晶体管t2可被导通以将第一节点n1电联接到数据线dj。
108.在每个帧周期期间，相应帧的数据信号可被供应给数据线dj。数据信号可经由第二晶体管t2传输到第一节点n1。由此，与数据信号相对应的电压可被充电到存储电容器cst。
109.存储电容器cst的一电极可联接到第一电源vdd，并且存储电容器cst的另一电极可联接到第一节点n1。存储电容器cst可存储与在每个帧周期期间供应给第一节点n1的数据信号相对应的电压，并且保持所存储的电压直到供应后续帧的数据信号。
110.虽然图5a示出了包括在像素电路pxc中的所有晶体管(例如，第一晶体管t1和第二晶体管t2)形成为p型晶体管，但本公开不限于此。例如，第一晶体管t1和第二晶体管t2中的任一个可改变为n型晶体管。
111.例如，如图5b中所示，第一晶体管t1和第二晶体管t2两者可形成为n型晶体管。在这种情况下，用于将每个帧周期中供应给数据线dj的数据信号写至子像素spx中的扫描信号的栅极导通电压可以是高电平电压。同样，用于使第一晶体管t1导通的数据信号的电压可以是具有与图5a的实施方式的波形相反的波形的电压。例如，在图5b的实施方式中，随着待呈现的灰度级值提高，可供应具有更高电压电平的数据信号。
112.除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型的改变而改变之外，图5b中所示的子像素spx在配置和操作方面与图5a的子像素spx基本上相似。因此，将省略对图5b的子像素spx的详细描述。
113.像素电路pxc的结构不限于图5a和图5b中所示的实施方式。换言之，像素电路pxc可形成为可具有各种结构和/或由各种驱动方法操作的已知的像素电路。例如，像素电路pxc可以以与图5c中所示的实施方式的方式相同的方式配置。
114.参考图5c，像素电路pxc不仅可联接到相应的扫描线si，而且可联接到至少另一扫描线(或控制线)。例如，设置在显示区域da的第i行上的子像素spx的像素电路pxc还可联接到第i
‑
1扫描线si
‑
1和/或第i 1扫描线si 1。在实施方式中，像素电路pxc不仅可联接到第一电源vdd和第二电源vss，而且可联接到其它电源。例如，像素电路pxc也可联接到初始化电源vint。在实施方式中，像素电路pxc可包括第一晶体管t1至第七晶体管t7以及存储电容器cst。
115.第一晶体管t1可联接在第一电源vdd与光源单元lsu之间。第一晶体管t1的第一电极(例如，源电极)可通过第五晶体管t5和第一电力线pl1联接到第一电源vdd，以及第一晶体管t1的第二电极(例如，漏电极)可经由第六晶体管t6联接到光源单元lsu的第一电极(例如，相应的子像素spx的第一电极)。第一晶体管t1的栅电极可联接到第一节点n1。第一晶体管t1可响应于第一节点n1的电压来控制待供应给光源单元lsu的驱动电流。
116.第二晶体管t2可联接在数据线dj与第一晶体管t1的第一电极之间。第二晶体管t2的栅电极可联接到相应的扫描线si。当从扫描线si供应具有栅极导通电压的扫描信号时，第二晶体管t2可被导通以将数据线dj电联接到第一晶体管t1的第一电极。因此，如果第二晶体管t2导通，则从数据线dj供应的数据信号可传输到第一晶体管t1。
117.第三晶体管t3可联接在第一晶体管t1的第二电极(例如，漏电极)与第一节点n1之间。第三晶体管t3的栅电极可联接到相应的扫描线si。当从扫描线si供应具有栅极导通电
压的扫描信号时，第三晶体管t3可被导通以使第一晶体管t1以二极管形式连接。
118.第四晶体管t4可联接在第一节点n1与初始化电源vint之间。第四晶体管t4的栅电极可联接到前一扫描线，例如，第i
‑
1扫描线si
‑
1。当具有栅极导通电压的扫描信号被供应给第i
‑
1扫描线si
‑
1时，第四晶体管t4可被导通，使得初始化电源vint的电压可传输到第一节点n1。这里，初始化电源vint的电压可以是数据信号的最小电压或更低。
119.第五晶体管t5可联接在第一电源vdd与第一晶体管t1之间。第五晶体管t5的栅电极可联接到相应的发射控制线，例如，第i发射控制线ei。当具有栅极截止电压(例如，高电压)的发射控制信号被供应给第i发射控制线ei时，第五晶体管t5可被截止，并且第五晶体管t5可在其它情况下被导通。
120.第六晶体管t6可联接在第一晶体管t1与光源单元lsu的第一电极之间。第六晶体管t6的栅电极可联接到相应的发射控制线，例如，第i发射控制线ei。当具有栅极截止电压的发射控制信号被供应给第i发射控制线ei时，第六晶体管t6可被截止，并且第六晶体管t6可在其它情况下被导通。
121.第七晶体管t7可连接在光源单元lsu的第一电极与初始化电源vint之间。第七晶体管t7的栅电极可联接到后续级的扫描线中的任一条，例如，联接到第i 1扫描线si 1。当具有栅极导通电压的扫描信号被供应给第i 1扫描线si 1时，第七晶体管t7可被导通，使得初始化电源vint的电压可被供应给光源单元lsu的第一电极。在这种情况下，在初始化电源vint的电压传输到光源单元lsu的初始化周期期间，光源单元lsu的第一电极的电压可被初始化。
122.用于控制第七晶体管t7的操作的控制信号可不同地改变。例如，第七晶体管t7的栅电极可联接到相应的水平线的扫描线，例如，第i扫描线si。在这种情况下，当具有栅极导通电压的扫描信号被供应给第i扫描线si时，第七晶体管t7可被导通，使得初始化电源vint的电压可被供应给光源单元lsu的第一电极。
123.存储电容器cst可联接在第一电源vdd与第一节点n1之间。存储电容器cst可存储与在每个帧周期期间施加到第一节点n1的数据信号和第一晶体管t1的阈值电压相对应的电压。
124.虽然图5c示出了包括在像素电路pxc中的晶体管(例如，第一晶体管t1至第七晶体管t7)形成为p型晶体管，但本公开不限于此。例如，第一晶体管t1至第七晶体管t7中的至少一个可改变为n型晶体管。
125.此外，可应用于本公开的子像素spx的结构不限于图5a至图5c中所示的实施方式，并且子像素spx可具有已知的各种结构。例如，包括在子像素spx中的像素电路pxc可形成为可具有各种结构和/或由各种驱动方法操作的已知的像素电路。子像素spx可形成在无源发光显示面板等中。在这种情况下，可省略像素电路pxc，并且光源单元lsu的第一电极和第二电极中的每个可直接联接到扫描线si、数据线dj、电力线和/或控制线。
126.图6a至图6d是示出包括在图4的显示装置中的振荡器的示例的电路图。图6a至图6d中所示的振荡器conv可以是设置在图4的显示面板pnl中的第一振荡器conv1至第六振荡器conv6中的任一个。第一振荡器conv1至第六振荡器conv6可具有基本上相同或相似的结构。因此，在图6a至图6d的描述中，第一振荡器conv1至第六振荡器conv6将统称为“振荡器conv”。
127.参考图6a，振荡器conv可联接在向其施加dc输入电压vin的电力线与向其施加参考电压gnd的参考线之间，并且可以响应于dc输入电压vin输出ac输出电压vout。这里，输入电压vin可与从图4的第三电力线pl3提供的dc电压vdc相同。参考电压gnd可与从图5的参考电力线pl0提供的参考电压gnd相同。输出电压vout可被提供到将参考图7进行描述的第二电极elt2。
128.振荡器conv可包括第一级stage1至第三级stage3。第一级stage1至第三级stage3可彼此串联联接。
129.第一级stage1可输出与输入电压vin相对应的ac电压。第一级stage1可包括第一开关元件m1、第二开关元件m2、第一电阻器r1和第一电容器c1。
130.第一开关元件m1可包括配置为接收输入电压vin的第一电极、联接到第十一节点n11的第二电极以及联接到振荡器conv的输入端的栅电极。这里，振荡器conv的输入端可与输出端电联接。第一开关元件m1可实现为p型晶体管。
131.第二开关元件m2可包括与第十一节点n11联接的第一电极、配置为接收参考电压gnd的第二电极以及联接到振荡器conv的输入端的栅电极。第二开关元件m2可由n型晶体管实现。
132.第一电阻器r1可联接到第十一节点n11和第十二节点n12(或第一级stage1的输出端)。第一电容器c1可联接在第十二节点n12与参考线(即，向其施加参考电压gnd的参考线，例如，图4中所示的参考电力线pl0)之间。
133.在输入电压vin被施加到第一级stage1(或振荡器conv)的情况下，第一电容器c1可通过第一开关元件m1和第一电阻器r1被充入电荷。由于第一电容器c1被充电，因而第一级stage1的输出端的电压电平(以及从振荡器conv的输出端输出的输出电压vout)可增加。
134.在第一级stage1的输出端的电压电平增加到预定电压或更大的情况下，第一开关元件m1可被截止，并且第二开关元件m2可被导通。在这种情况下，第一电容器c1可被放电，并且第一级stage1的输出端的电压电平(以及从振荡器conv的输出端输出的输出电压vout)可降低。
135.第一级stage1(和振荡器conv)可通过使第一开关元件m1和第二开关元件m2交替导通来生成或输出ac电压。ac电压的频率可由第一电阻器r1的电阻值和第一电容器c1的电容来确定。
136.第二级stage2的输入端可联接到第一级stage1的输出端。第二级stage2的输出端可联接到第三级stage3的输入端。第二级stage2可包括第三开关元件m3、第四开关元件m4、第二电阻器r2和第二电容器c2。第二级stage2的第三开关元件m3、第四开关元件m4、第二电阻器r2和第二电容器c2分别与第一级stage1的第一开关元件m1、第二开关元件m2、第一电阻器r1和第一电容器c1基本上相同，从而将省略对其的重复说明。
137.同样，第三级stage3的输入端可联接到第二级stage2的输出端。第三级stage3的输出端可联接到第一级stage1的输入端。第三级stage3可包括第五开关元件m5、第六开关元件m6、第三电阻器r3和第三电容器c3。第三级stage3的第五开关元件m5、第六开关元件m6、第三电阻器r3和第三电容器c3与第二级stage2的第三开关元件m3、第四开关元件m4、第二电阻器r2和第二电容器c2基本上相同，从而将省略对其的重复说明。
138.虽然图6a示出了振荡器conv包括第一级stage1至第三级stage3，但是振荡器conv
不限于此。例如，考虑到输出电压vout的振幅，振荡器conv可包括一级、两级或四级或更多级。为了放大振荡器conv的输出电压，振荡器conv还可在其输出端上包括放大电路。
139.在实施方式中，振荡器conv可生成脉冲型输出电压vout(或脉冲波、方波、矩形波)。
140.参考图6b，振荡器conv可包括第一放大器amp1、第一电阻器r1至第三电阻器r3以及电容器c。
141.dc电压vdc和反向电压vdcb可被施加到第一放大器amp1。dc电压vdc可与参考图4描述的dc电压vdc相同。反向电压vdcb可具有与dc电压vdc的电平相同的电平，并且具有与dc电压vdc的极性不同的极性。
142.第一电阻器r1可联接在第一放大器amp1的非反相端与第一放大器amp1的输出端之间。第二电阻器r2可联接在第一放大器amp1的非反相端与参考线(即，向其施加参考电压gnd的参考线)之间。第三电阻器r3可联接在第一放大器amp1的反相端与第一放大器amp1的输出端之间。电容器c可联接在第一放大器amp1的反相端与参考线之间。
143.振荡器conv可通过使用电容器c的充电和放电以及滞后现象来生成脉冲输出电压vout。
144.在实施方式中，振荡器conv可生成三角波输出电压vout。
145.参考图6c，振荡器conv可包括第一放大器amp1、第二放大器amp2、第一电阻器r1至第三电阻器r3以及电容器c。
146.dc电压vdc和反向电压vdcb可被施加到第一放大器amp1和第二放大器amp2中的每个。第一放大器amp1的反相端可联接到参考线(即，向其施加参考电压gnd的参考线)。第二放大器amp2的非反相端可联接到参考线(即，向其施加参考电压gnd的参考线)。
147.第一电阻器r1可联接在第一放大器amp1的输出端与第一放大器amp1的非反相端之间。第二电阻器r2可联接在第一放大器amp1的输出端与第二放大器amp2的反相端之间。第三电阻器r3可联接在第一放大器amp1的非反相端与第二放大器amp2的输出端之间。电容器c可联接在第二放大器amp2的非反相端与第二放大器amp2的输出端之间。
148.第二放大器amp2、第二电阻器r2和电容器c可形成积分器，并且对引入到第二放大器amp2的反相端中的电流进行积分，使得输出电压vout的电压电平可线性增加。此后，在输出电压vout达到第一参考电压电平(例如，5v)的情况下，流经积分器的电流的方向可根据第一电阻器r1与第三电阻器r3之间的连接关系而改变，并且输出电压vout的电压电平可线性减小。随后，在输出电压vout达到第二参考电压电平(例如，
‑
5v)的情况下，流过积分器的电流的方向可再次改变，使得输出电压vout的电压电平可再次线性增加。随着前述过程的迭代，振荡器conv可生成三角波输出电压vout。
149.在实施方式中，振荡器conv可生成锯齿波输出电压vout。
150.参考图6d，与图6c的振荡器conv相比，振荡器conv还可包括反馈电阻器rf、二极管d和反馈二极管df。
151.第二电阻器r2和二极管d可串联联接在第一放大器amp1的输出端与第二放大器amp2的反相端之间。反馈电阻器rf和反馈二极管df可串联联接在第一放大器amp1的输出端与第二放大器amp2的反相端之间。反馈二极管df可以以与二极管d的方向相反的方向联接在第一放大器amp1的输出端与第二放大器amp2的反相端之间。反馈电阻器rf的电阻值可小
于第二电阻器r2的电阻值。
152.当由第二放大器amp2形成的积分器的电流方向改变时，电流流动路径可通过二极管d和反馈二极管df改变。由于反馈电阻器rf的电阻值被设定成比第二电阻器r2的值小的值，所以输出电压vout的电压电平在减小时比在增大时改变得更快。换言之，在三角波输出电压vout中，输出电压vout的增大周期和减小周期可通过第二电阻器r2和反馈电阻器rf调节，从而振荡器conv可生成锯齿波输出电压vout。
153.如参考图6a至图6d所述，振荡器conv可以以各种形式实现，并生成具有各种类型(诸如，正弦波、脉冲波(或方波)、三角波和锯齿波)的输出电压vout。
154.图7是示出显示装置的示例的平面图，其示出了图4的第一区域a1的放大图。图7着重于其中设置有像素pxl的发光元件ld的显示元件层(以及像素电路层pcl的一部分)示出了像素pxl的结构。
155.像素电路层pcl可形成在参考图4描述的基底层sub1上，并且包括参考电力线pl0、第一电力线pl1至第三电力线pl3、第一振荡器conv1至第六振荡器conv6以及参考图5a至图5c描述的像素电路pxc。如图7中所示，像素电路层pcl可包括参考电力线pl0、第二电力线pl2、第三电力线pl3和第一振荡器conv1。下面将参考图9a描述像素电路层pcl的详细配置。
156.参考图7，像素pxl可形成在像素区域pxa中。像素区域pxa可包括与构成像素pxl的子像素spx1、spx2和spx3相对应的子像素区域spa1、spa2和spa3。
157.像素区域pxa可包括其中形成有第一子像素spx1的第一子像素区域spa1、其中形成有第二子像素spx2的第二子像素区域spa2以及其中形成有第三子像素spx3的第三子像素区域spa3。第一子像素区域spa1、第二子像素区域spa2和第三子像素区域spa3中的每个可包括至少一对第一电极elt1和第二电极elt2、以及联接在第一电极elt1与第二电极elt2之间的至少一个发光元件ld。
158.第一子像素spx1可包括在第一子像素区域spa1中设置在彼此间隔开的位置处的第一电极elt1和第二电极elt2、以及联接在第一电极elt1与第二电极elt2之间的至少一个第一发光元件ld1。同样，第二子像素spx2可包括在第二子像素区域spa2中设置在彼此间隔开的位置处的第一电极elt1和第二电极elt2、以及联接在第一电极elt1与第二电极elt2之间的至少一个第二发光元件ld2。第三子像素spx3可包括在第三子像素区域spa3中设置在彼此间隔开的位置处的第一电极elt1和第二电极elt2、以及联接在第一电极elt1与第二电极elt2之间的至少一个第三发光元件ld3。
159.在实施方式中，第一发光元件ld1、第二发光元件ld2和第三发光元件ld3可发射具有相同颜色或不同颜色的光。例如，每个第一发光元件ld1可以是配置为发射红光的红色发光二极管。每个第二发光元件ld2可以是配置为发射绿光的绿色发光二极管。每个第三发光元件ld3可以是配置为发射蓝光的蓝色发光二极管。
160.作为另一示例，第一发光元件ld1、第二发光元件ld2和第三发光元件ld3中的所有可以是配置为发射蓝光的蓝色发光二极管。在这种情况下，为了形成全色像素pxl，可在第一子像素spx1、第二子像素spx2和第三子像素spx3中的至少一些上设置用于转换从相应的子像素spx发射的光的颜色的光转换层和/或滤色器。
161.第一子像素spx1、第二子像素spx2和第三子像素spx3的结构可彼此基本上相同或相似。为了方便起见，在下文中，第一子像素spx1、第二子像素spx2和第三子像素spx3中的
任一个将统称为子像素spx，其中形成有子像素spx的区域将统称为子像素区域spa，设置在子像素区域spa中的第一发光元件ld1、第二发光元件ld2和第三发光元件ld3中的至少一个将统称为发光元件ld，并且将详细描述子像素spx的结构。
162.在实施方式中，第一电极elt1和第二电极elt2可在每个子像素区域spa中设置在彼此间隔开的位置处，使得其至少部分彼此面对。例如，第一电极elt1和第二电极elt2可在第一方向dr1上彼此间隔开预定距离，并且各自可在与第一方向dr1相交的第二方向dr2上延伸。然而，本公开不限于此。例如，第一电极elt1和第二电极elt2的形状和/或相互布置关系可以以各种方式改变。
163.第一电极elt1可电联接到在第一方向dr1上延伸的第一连接电极cnl1(或第一连接线)。第一连接电极cnl1可通过第一接触孔ch1联接到参考图5a至图5c描述的像素电路pxc(或第一晶体管t1)。
164.第二电极elt2可电联接到在第一方向dr1上延伸的第二连接电极cnl2(或第二连接线)。第二连接电极cnl2可延伸到相邻的子像素(例如，第二子像素spx2和第三子像素spx3或者第二子像素区域spa2和第三子像素区域spa3)。第二连接电极cnl2可通过第二接触孔ch2电联接到第二电力线pl2(或第二电力线pl2中包括的第一子电力线pl2
‑
1、第二子电力线pl2
‑
2和第三子电力线pl2
‑
3)。
165.如参考图4所述，参考电力线pl0、第三电力线pl3和第一振荡器conv1可设置在非显示区域nda中。第一振荡器conv1可电联接到参考电力线pl0和第三电力线pl3。第一振荡器conv1可联接到第一子像素spx1的第一电极elt1，并且可不与其它子像素(例如，第二子像素spx2和第三子像素spx3)电联接或与之电分离。
166.在实施方式中，显示面板pnl还可包括电极图案p_elt。
167.电极图案p_elt可设置成在非显示区域nda中与第一振荡器conv1重叠，并且可通过第三接触孔ch3与第一振荡器conv1(例如，第三电容器c3)联接，其中，第三接触孔ch3穿过像素电路层pcl的钝化层psv。电极图案p_elt可与第一连接电极cnl1(或第一电极elt1)设置在同一条线上(例如，在参考线l_ref上)，并且可通过连接图案r_elt与第一连接电极cnl1(或第一电极elt1)联接。
168.电极图案p_elt和连接图案r_elt可通过与第一连接电极cnl1(或第一电极elt1)的工艺相同的工艺形成，并且具有与第一电极elt1的剖面结构相同的剖面结构(或堆叠结构)。
169.虽然图7示出了在显示装置(或显示面板pnl)中，第一振荡器conv1通过电极图案p_elt和连接图案r_elt联接到第一子像素spx1的第一电极elt1，但是本公开不限于此。例如，可去除电极图案p_elt和连接图案r_elt，并且第一振荡器conv1可不与第一子像素spx1电联接或与之电分离。这将在下面参考图11至图13进行描述。
170.图8是示出子像素的示例的平面图，其示出了图7的第二区域a2的放大图。
171.参考图8，子像素区域spa可包括至少一对第一电极elt1和第二电极elt2以及其中设置有联接在第一电极elt1与第二电极elt2之间的至少一个发光元件ld的发射区域ema。在实施方式中，发射区域ema可由包围发射区域ema的堤部bnk限定。
172.在实施方式中，第一电极elt1和第二电极elt2中的每个可具有单层结构或多层结构。例如，第一电极elt1可具有包括第一反射电极和第一导电封盖层的多层结构。第二电极
elt2可具有包括第二反射电极和第二导电封盖层的多层结构。
173.在实施方式中，第一电极elt1可联接到第一连接电极cnl1。第一电极elt1可一体地联接到第一连接电极cnl1(或与第一连接电极cnl1成一体)。例如，第一电极elt1可由从第一连接电极cnl1分叉的至少一个分支形成。在第一电极elt1和第一连接电极cnl1彼此成一体的情况下，第一连接电极cnl1可被认为是第一电极elt1的一区域。然而，本公开不限于此。例如，在本公开的实施方式中，第一电极elt1和第一连接电极cnl1可单独形成并通过未示出的至少一个接触孔、至少一个通孔等彼此电联接。
174.在实施方式中，第一连接电极cnl1可具有单层结构或多层结构。例如，第一连接电极cnl1可包括与第一反射电极一体地联接的第一子连接电极、以及与第一导电封盖层一体地联接的第二子连接电极。在实施方式中，第一连接电极cnl1可具有与第一电极elt1的剖面结构相同的剖面结构(或堆叠结构)，但是本公开不限于此。
175.第一电极elt1和第一连接电极cnl1可通过第一接触孔ch1联接到子像素spx的像素电路pxc，例如，在图5a至图5c中的任一个中示出的像素电路pxc。
176.在实施方式中，第一接触孔ch1可设置在子像素spx的发射区域ema外部。例如，第一接触孔ch1可设置在相应的发射区域ema周围，使得第一接触孔ch1与堤部bnk重叠。在这种情况下，第一接触孔ch1被堤部bnk覆盖(或与堤部bnk重叠)，从而可防止图案在发射区域ema中被反射。然而，本公开不限于此。例如，在本公开的实施方式中，至少一个第一接触孔ch1可设置在发射区域ema中。
177.在实施方式中，像素电路pxc可设置在设置于相应的子像素区域spa中的发光元件ld之下。例如，每个像素电路pxc可在发光元件ld之下形成在像素电路层pcl(或者包括诸如晶体管的电路元件的电路元件层)中，并且通过第一接触孔ch1联接到第一电极elt1。
178.在实施方式中，第二电极elt2可联接到第二连接电极cnl2。例如，第二电极elt2可一体地联接到第二连接电极cnl2。例如，第二电极elt2可形成为从第二连接电极cnl2分叉的至少一个分支。在第二电极elt2和第二连接电极cnl2彼此成一体的情况下，第二连接电极cnl2可被认为是第二电极elt2的一区域。然而，本公开不限于此。例如，在本公开的实施方式中，第二电极elt2和第二连接电极cnl2可单独形成并通过未示出的至少一个接触孔、至少一个通孔等彼此电联接。
179.在实施方式中，第二连接电极cnl2可以以与第一连接电极cnl1的方式类似的方式具有单层结构或多层结构。
180.在实施方式中，第二电极elt2和第二连接电极cnl2可联接到第二电源vss(参考图4)。例如，第二电极elt2和第二连接电极cnl2可通过第二接触孔ch2和与其联接的第二电力线pl2(参考图7)联接到第二电源vss。
181.在实施方式中，第二接触孔ch2可设置在子像素spx的发射区域ema外部。例如，第二接触孔ch2可设置在相应的发射区域ema周围，使得第二接触孔ch2与堤部bnk重叠。在这种情况下，第二接触孔ch2可被堤部bnk覆盖，从而可防止图案在发射区域ema中被反射。然而，本公开不限于此。例如，在本公开的实施方式中，至少一个第二接触孔ch2可设置在发射区域ema中。
182.在实施方式中，用于供应第二电源vss的第二电力线pl2的一区域可在发光元件ld之下设置在像素电路层中。例如，第二电力线pl2在发光元件ld之下设置在像素电路层pcl
中，并通过第二接触孔ch2联接到第二电极elt2。然而，本公开不限于此，并且第二电力线pl2的位置可以以各种方式改变。
183.第一分隔壁pw1可设置在第一电极elt1之下并与第一电极elt1的一个区域重叠。第二分隔壁pw2可设置在第二电极elt2之下并与第二电极elt2的一个区域重叠。第一分隔壁pw1和第二分隔壁pw2可设置在发射区域ema中彼此间隔开的位置处，并且使得第一电极elt1和第二电极elt2的区域向上突出。例如，第一电极elt1可设置在第一分隔壁pw1上并且通过第一分隔壁pw1在基底层sub1的高度方向(或厚度方向)上突出。第二电极elt2可设置在第二分隔壁pw2上并且通过第二分隔壁pw2在基底层sub1的高度方向上突出。
184.在实施方式中，至少一个发光元件ld(例如，多个发光元件ld)可布置在子像素spx的第一电极elt1与第二电极elt2之间。例如，多个发光元件ld可在发射区域ema中彼此并联联接，在发射区域ema中，第一电极elt1和第二电极elt2设置成彼此面对。
185.虽然图8示出了发光元件ld在第一方向dr1上(例如，在水平方向上)布置在第一电极elt1与第二电极elt2之间，但是发光元件ld的布置方向不限于此。例如，发光元件ld中的至少一个可定向在对角线方向上。
186.发光元件ld中的每个电联接在子像素spx的第一电极elt1与第二电极elt2之间。例如，发光元件ld的相应的第一端部ep1(例如参考图9a至图9d)可电联接到第一电极elt1。发光元件ld的相应的第二端部ep2(例如参考图9a至图9d)可电联接到第二电极elt2。
187.在实施方式中，发光元件ld中的每个的第一端部可通过至少一个接触电极(例如，第一接触电极cne1)电联接到相应的第一电极elt1，而不是直接设置在第一电极elt1上。然而，本公开不限于此。例如，在本公开的实施方式中，发光元件ld的第一端部可与第一电极elt1直接接触并且电联接到第一电极elt1。
188.同样，发光元件ld中的每个的第二端部可通过至少一个接触电极(例如，第二接触电极cne2)电联接到相应的第二电极elt2，而不是直接设置在第二电极elt2上。然而，本公开不限于此。例如，在本公开的实施方式中，发光元件ld中的每个的第二端部可与第二电极elt2直接接触并且电联接到第二电极elt2。
189.在实施方式中，发光元件ld中的每个可以是发光二极管，该发光二极管由具有无机晶体结构的材料制成，并且具有超小型尺寸，例如小至纳米级至微米级的程度的尺寸。例如，发光元件ld中的每个可以是具有在纳米级到微米级的范围内的尺寸的超小型杆状发光二极管，如图1a至图3b中的一个中所示。然而，可应用于本公开的发光元件ld的类型不限于此。例如，发光元件ld可通过生长方法形成，并且是具有核
‑
壳结构的发光二极管，该核
‑
壳结构具有与例如微米级至纳米级相对应的尺寸。
190.在实施方式中，发光元件ld可制备成散布在预定溶液中的形式，并且然后通过喷墨印刷方法或狭缝涂覆方法供应给每个子像素spx的发射区域ema。例如，发光元件ld可与挥发性溶剂混合并且供应给发射区域ema。这里，如果向子像素spx的第一电极elt1和第二电极elt2供应预定电压，则在第一电极elt1与第二电极elt2之间形成电场，由此发光元件ld自对准在第一电极elt1与第二电极elt2之间。在已对准发光元件ld之后，可通过挥发方法或其它方法去除溶剂。由此，发光元件ld可以可靠地布置在第一电极elt1与第二电极elt2之间。此外，由于第一接触电极cne1和第二接触电极cne2形成在发光元件ld的第一端部和第二端部上，因此发光元件ld可以可靠地联接在第一电极elt1与第二电极elt2之间。
191.在实施方式中，第一接触电极cne1可形成在发光元件ld的第一端部和与第一端部相对应的第一电极elt1的至少一个区域上，由此发光元件ld的第一端部可物理地和/或电联接到第一电极elt1。同样，第二接触电极cne2可形成在发光元件ld的第二端部ep2和与第二端部相对应的第二电极elt2的至少一个区域上，由此发光元件ld的第二端部ep2可物理地和/或电联接到第二电极elt2。
192.设置在子像素区域spa中的发光元件ld可聚集，从而形成相应的子像素spx的光源。例如，如果驱动电流在每个帧周期期间流过至少一个子像素spx，则在正向方向上联接在子像素spx的第一电极elt1与第二电极elt2之间的发光元件ld可发射具有与驱动电流相对应的亮度的光。
193.在实施方式中，发射区域ema可由堤部bnk包围。例如，堤部bnk可设置在相应的子像素spx与其它子像素之间，以包围子像素spx的发射区域ema。
194.图9a至图9d是示出沿着图7的线i
‑
i'和图8的线ii
‑
ii'截取的子像素的示例的剖视图。图9a至图9d各自示出了在显示面板pnl中形成的任一个子像素区域spa(例如，第一子像素区域spa1)。在实施方式中，上述第一子像素spx1、第二子像素spx2和第三子像素spx3的剖面结构可基本上彼此相同或相似。因此，为了方便起见，将参考示出了第一子像素区域spa1的与图8的线ii
‑
ii'相对应的剖面的图9a至图9d，来共同描述每个子像素spx的结构。
195.参考图9a，像素电路层pcl和显示元件层ldl可在每个子像素区域spa中在基底层sub1上连续地设置。在实施方式中，像素电路层pcl和显示元件层ldl可形成在显示面板pnl的整个显示区域da中。例如，像素电路层pcl可形成在基底层sub1的表面上，以及显示元件层ldl可形成在基底层sub1的其上形成有像素电路层pcl的表面之上。
196.在实施方式中，像素电路层pcl可包括第一振荡器conv1和构成子像素spx的像素电路pxc的电路元件。显示元件层ldl可包括子像素spx的发光元件ld。
197.在实施方式中，像素电路层pcl可包括设置在非显示区域nda中的多个电路元件。例如，像素电路层pcl可包括形成在非显示区域nda中并形成第一振荡器conv1的多个电路元件。例如，像素电路层pcl可包括设置在非显示区域nda中的开关元件和电容器，例如，参考图6a描述的第五开关元件m5和第三电容器c3。虽然在图9a中未示出，但是像素电路层pcl可包括联接到第一振荡器conv1并配置为传输dc电压vdc的第三电力线pl3(参考图7)、以及配置为传输参考电压gnd的参考电力线pl0(参考图7)。
198.在实施方式中，像素电路层pcl可包括设置在显示区域da中的多个电路元件。例如，像素电路层pcl可包括形成在子像素区域spa中以形成相应的子像素spx的像素电路pxc的多个电路元件。例如，像素电路层pcl可包括设置在子像素区域spa中的多个晶体管，例如参考图5a和图5b描述的第一晶体管t1和第二晶体管t2。虽然在图9a中未示出，但是像素电路层pcl可包括设置在子像素区域spa中的存储电容器cst、联接到像素电路pxc的各种信号线(例如，参考图5a和图5b描述的扫描线si和数据线dj)以及联接到像素电路pxc和/或发光元件ld的各种电力线(例如，配置为分别传输第一电源vdd和第二电源vss的第一电力线pl1(未示出)和第二电力线pl2)。
199.在实施方式中，设置在像素电路pxc中的多个晶体管(例如，第一晶体管t1和第二晶体管t2)可具有基本上相同或相似的剖面结构。然而，本公开不限于此。在实施方式中，多个晶体管中的至少一些可具有不同的类型和/或结构。
200.像素电路层pcl可包括多个绝缘层。例如，像素电路层pcl可包括依次堆叠在基底层sub1的一表面上的缓冲层bfl、栅极绝缘层gi、层间绝缘层ild和钝化层psv。
201.在实施方式中，缓冲层bfl可防止杂质扩散到电路元件中。缓冲层bfl可形成为单层，或者可形成为具有双层或更多层的多层。在缓冲层bfl具有多层结构的情况下，相应层可由相同的材料或不同的材料形成。在实施方式中，可省略缓冲层bfl。
202.在实施方式中，第五开关元件m5以及第一晶体管t1和第二晶体管t2各自可包括半导体层scl、栅电极ge、第一晶体管电极et1和第二晶体管电极et2。在实施方式中，虽然图9a示出了第五开关元件m5以及第一晶体管t1和第二晶体管t2各自包括与半导体层scl分开形成的第一晶体管电极et1和第二晶体管电极et2，但本公开不限于此。例如，在本公开的实施方式中，设置在设置于每个子像素区域spa中的至少一个晶体管中的第一晶体管电极et1和/或第二晶体管电极et2可与相应的半导体层scl成一体。
203.半导体层scl可设置在缓冲层bfl上。例如，半导体层scl可设置在栅极绝缘层gi与其上形成有缓冲层bfl的基底层sub1之间。半导体层scl可包括与第一晶体管电极et1接触的第一区域、与第二晶体管电极et2接触的第二区域以及设置在第一区域与第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，以及另一个可以是漏极区域。
204.在实施方式中，半导体层scl可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层scl的沟道区域可以是本征半导体，该本征半导体是未掺杂的半导体图案。半导体层scl的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
205.栅电极ge可设置在半导体层scl上，且在栅电极ge与半导体层scl之间插置有栅极绝缘层gi。例如，栅电极ge可设置在栅极绝缘层gi与层间绝缘层ild之间，并且与半导体层scl的至少一个区域重叠。
206.第一晶体管电极et1和第二晶体管电极et2可设置在半导体层scl和栅电极ge之上，且在其间插置有至少一个层间绝缘层ild。例如，第一晶体管电极et1和第二晶体管电极et2可设置在层间绝缘层ild与钝化层psv之间。第一晶体管电极et1和第二晶体管电极et2可电联接到半导体层scl。例如，第一晶体管电极et1和第二晶体管电极et2可分别通过穿过栅极绝缘层gi和层间绝缘层ild的接触孔联接到半导体层scl的第一区域和第二区域。
207.在实施方式中，设置在像素电路pxc上的至少一个晶体管(例如，图5a和图5b中所示的第一晶体管t1)的第一晶体管电极et1和第二晶体管电极et2中的任一个可通过穿过钝化层psv的第一接触孔ch1电联接到光源单元lsu的设置在钝化层psv之上的第一电极elt1。
208.在实施方式中，联接到子像素spx的至少一条信号线和/或至少一条电力线可设置在与形成像素电路pxc的电路元件中的每个的一电极的层相同的层上。例如，用于供应第二电源vss的第二电力线pl2可设置在与第一晶体管t1和第二晶体管t2中的每个的栅电极ge的层相同的层上，并且通过设置在与第一晶体管电极et1和第二晶体管电极et2的层相同的层上的桥接图案brp以及通过穿过钝化层psv的至少一个第二接触孔ch2电联接到光源单元lsu的设置在钝化层psv之上的第二电极elt2。然而，第二电力线pl2的结构和/或位置等可以以各种方式改变。在实施方式中，设置在非显示区域nda中的晶体管(例如，第五开关元件m5)的第一晶体管电极et1和第二晶体管电极et2中的一个可形成第三电容器c3的一电极，并且通过穿过钝化层psv的第三接触孔ch3电联接到设置在钝化层psv之上的电极图案p_
elt。
209.在实施方式中，显示元件层ldl可包括依次设置和/或形成在像素电路层pcl上的第一分隔壁pw1和第二分隔壁pw2、第一电极elt1和第二电极elt2、第一绝缘层ins1、发光元件ld、第二绝缘层ins2、第一接触电极cne1和第二接触电极cne2以及第三绝缘层ins3。在实施方式中，显示元件层ldl还可包括在非显示区域nda中形成在像素电路层pcl上的电极图案p_elt。
210.第一分隔壁pw1和第二分隔壁pw2可设置在像素电路层pcl上。第一分隔壁pw1和第二分隔壁pw2可在发射区域ema中设置在彼此间隔开的位置处。第一分隔壁pw1和第二分隔壁pw2可在像素电路层pcl上在高度方向上突出。在实施方式中，第一分隔壁pw1和第二分隔壁pw2可具有基本上相同的高度，但是本公开不限于此。
211.在实施方式中，第一分隔壁pw1可设置在像素电路层pcl与第一电极elt1之间。第一分隔壁pw1可设置成与发光元件ld的第一端部ep1相邻。例如，第一分隔壁pw1的一侧壁可定位成与发光元件ld的第一端部ep1相邻，并且设置成面对第一端部ep1。
212.在实施方式中，第二分隔壁pw2可设置在像素电路层pcl与第二电极elt2之间。第二分隔壁pw2可设置成与发光元件ld的第二端部ep2相邻。例如，第二分隔壁pw2的一个侧壁可定位成与发光元件ld的第二端部ep2相邻，并且设置成面对第二端部ep2。
213.在实施方式中，第一分隔壁pw1和第二分隔壁pw2中的每个可具有各种形状。例如，如图10中所示，第一分隔壁pw1和第二分隔壁pw2中的每个可具有从其底部到顶部宽度减小的梯形的剖面形状。在这种情况下，第一分隔壁pw1和第二分隔壁pw2中的每个可在其至少一侧上具有倾斜表面。作为另一示例，如图11中所示，第一分隔壁pw1和第二分隔壁pw2中的每个可具有从其底部到顶部宽度减小的半圆形或半椭圆形剖面。在这种情况下，第一分隔壁pw1和第二分隔壁pw2中的每个可在至少一侧上具有弯曲表面。换言之，第一分隔壁pw1和第二分隔壁pw2中的每个的形状可以不限于特定形状，并且可以以各种方式改变。在实施方式中，第一分隔壁pw1和第二分隔壁pw2中的至少一个可省略或其位置可改变。
214.再次参考图9a，第一分隔壁pw1和第二分隔壁pw2中的每个可包括具有无机材料和/或有机材料的绝缘材料。例如，第一分隔壁pw1和第二分隔壁pw2可包括至少一个无机层，其包括本领域技术人员已知的各种无机绝缘材料，诸如，sin
x
或sio
x
。作为另一示例，第一分隔壁pw1和第二分隔壁pw2可包括包含各种已知有机绝缘材料的至少一个有机层和/或至少一个光刻胶层，或者可以以组合形式形成为包含有机/无机材料的单层绝缘体或多层绝缘体。换言之，第一分隔壁pw1和第二分隔壁pw2的材料可不同地改变。
215.在实施方式中，第一分隔壁pw1和第二分隔壁pw2中的每个可用作反射构件。例如，第一分隔壁pw1和第二分隔壁pw2与设置在第一分隔壁pw1和第二分隔壁pw2上的第一电极elt1和第二电极elt2一起可用作反射器，其在期望的方向上引导从发光元件ld发射的光，从而增强像素pxl的光效率。
216.第一电极elt1和第二电极elt2可分别设置在第一分隔壁pw1和第二分隔壁pw2之上。第一电极elt1和第二电极elt2可在发射区域ema中设置在彼此间隔开的位置处。
217.在实施方式中，分别设置在第一分隔壁pw1和第二分隔壁pw2之上的第一电极elt1和第二电极elt2可具有与第一分隔壁pw1和第二分隔壁pw2的相应形状相对应的形状。例如，第一电极elt1和第二电极elt2可分别具有与第一分隔壁pw1和第二分隔壁pw2相对应的
倾斜表面或弯曲表面，并且在像素电路层pcl的高度方向(或厚度方向)上突出。
218.第一电极elt1和第二电极elt21中的每个可包括至少一种导电材料。例如，第一电极elt1和第二电极elt2中的每个可包括金属(诸如，ag、mg、al、pt、pd、au、ni、nd、ir、cr、ti或其合金)、导电氧化物(诸如，ito、izo、zno或itzo)和导电聚合物(诸如，pedot)中的至少一种，但不限于此。
219.第一电极elt1和第二电极elt2中的每个可具有单层结构或多层结构。例如，第一电极elt1和第二电极elt2中的每个可包括至少一个反射电极层。第一电极elt1和第二电极elt2中的每个可选择性地进一步包括设置在反射电极层的上部分和/或下部分上的至少一个透明电极层和覆盖反射电极层和/或透明电极层的上部分的至少一个导电封盖层中的至少一个。
220.在实施方式中，第一电极elt1和第二电极elt2中的每个的反射电极层可由具有均匀反射率的导电材料形成。例如，反射电极层可包括诸如ag、mg、al、pt、pd、au、ni、nd、ir、cr及其合金的金属中的至少一种，但本公开不限于此。换言之，反射电极层可由各种反射导电材料形成。包括反射电极层的第一电极elt1和第二电极elt2中的每个可使得从发光元件ld中的每个的相对端部(即，第一端部ep1和第二端部ep2)发射的光能够在沿其显示图像的方向上(例如，在前向方向上)行进。特别地，如果第一电极elt1和第二电极elt2分别具有与第一分隔壁pw1和第二分隔壁pw2的形状相对应的倾斜表面或弯曲表面，并且分别设置成面对发光元件ld的第一端部ep1和第二端部ep2，则从每个发光元件ld的第一端部ep1和第二端部ep2发射的光可被第一电极elt1和第二电极elt2反射，并且因此更可靠地在显示面板pnl的前向方向上(例如，在基底层sub1的向上方向上)进一步地行进。因此，可提高从发光元件ld发射的光的效率。
221.此外，第一电极elt1和第二电极elt2中的每个的透明电极层可由各种透明电极材料形成。例如，透明电极层可包括ito、izo或itzo，但本公开不限于此。在实施方式中，第一电极elt1和第二电极elt2中的每个可具有三层结构，该三层结构具有ito/ag/ito的堆叠结构。如上所述，如果第一电极elt1和第二电极elt2各自具有双层或更多层的多层结构，则由于信号延迟(rc延迟)而引起的电压降可被最小化。因此，可将期望的电压有效地传输到发光元件ld。
222.此外，如果第一电极elt1和第二电极elt2中的每个包括覆盖反射电极层和/或透明电极层的导电封盖层，则可防止第一电极elt1和第二电极elt2的反射电极层由于在像素pxl的制造过程期间引起的缺陷而被损坏。然而，导电封盖层可选择性地包括在第一电极elt1和第二电极elt2中，并且可根据实施方式省略。此外，导电封盖层可被认为是第一电极elt1和第二电极elt2中的每个的组件，或者被认为是设置在第一电极elt1和第二电极elt2上的单独组件。
223.第一绝缘层ins1可设置在第一电极elt1和第二电极elt2中的每个的一区域中。例如，第一绝缘层ins1可形成为覆盖第一电极elt1和第二电极elt2的预定区域，并且第一绝缘层ins1可包括开口以暴露第一电极elt1和第二电极elt2的其它预定区域。
224.在实施方式中，第一绝缘层ins1可主要形成为覆盖第一电极elt1和第二电极elt2的整个表面。在发光元件ld在第一绝缘层ins1上供应并且对准之后，第一绝缘层ins1可部分地开口以在如图7中所示的第一接触部cnt1和第二接触部cnt2中暴露第一电极elt1和第
二电极elt2。作为另一示例，在已完成发光元件ld的供应和对准之后，第一绝缘层ins1可以以分段地设置在发光元件ld之下的单独图案的形式被图案化。
225.换言之，第一绝缘层ins1可插置在第一电极elt1和第二电极elt2与发光元件ld之间，并且可暴露第一电极elt1和第二电极elt2中的每个的至少一个区域。在形成第一电极elt1和第二电极elt2之后，可形成第一绝缘层ins1以覆盖第一电极elt1和第二电极elt2，从而可防止第一电极elt1和第二电极elt2被损坏或防止金属在随后的工艺中被沉淀。此外，第一绝缘层ins1可稳定地支撑发光元件ld。在实施方式中，可省略第一绝缘层ins1。
226.发光元件ld可被供应给其中形成有第一绝缘层ins1的发射区域ema并且在其中对准。例如，可通过喷墨方法等将多个发光元件ld供应给发射区域ema，并且可通过施加到第一电极elt1和第二电极elt2的预定对准电压(或对准信号)将发光元件ld对准在第一电极elt1与第二电极elt2之间。将描述的是，为了发光元件ld的对准，将参考电压gnd(例如，接地电压)施加到第二电极elt2，并且可将dc电压vdc施加到第三电力线pl3。在这种情况下，第一振荡器conv1可将从第三电力线pl3提供的dc电压vdc转换为ac电压(即，对准电压)，并将ac电压提供到第一电极elt1(参考图8)。可在第一电极elt1与第二电极elt2之间形成电场，使得发光元件ld可在发射区域ema中在第一电极elt1与第二电极elt2之间自对准。
227.堤部bnk可设置在第一绝缘层ins1上。例如，堤部bnk可形成在包围子像素spx的发射区域ema的其它子像素之间，从而可形成用于限定子像素spx的发射区域ema的像素限定层。
228.在实施方式中，堤部bnk可形成为具有比第一分隔壁pw1和第二分隔壁pw2的第一高度大的第二高度。在这种情况下，在将发光元件ld供应给每个发射区域ema的操作中，堤部bnk可用作坝结构，其配置为防止与发光元件ld混合的溶液被引入到相邻的子像素spx的发射区域ema中，或者控制溶液的量使得向每个发射区域ema供应恒定量的溶液。
229.堤部bnk可形成为防止从每个发射区域ema发射的光进入相邻的发射区域ema并导致光学干涉。为此，堤部bnk可形成为防止从每个子像素spx的发光元件ld发射的光穿过堤部bnk。
230.第二绝缘层ins2可设置在对准在第一电极elt1与第二电极elt2之间的发光元件ld之上，并且可暴露发光元件ld的第一端部ep1和第二端部ep2。例如，第二绝缘层ins2可仅部分地设置在发光元件ld的预定区域之上，而不覆盖发光元件ld的第一端部ep1和第二端部ep2。第二绝缘层ins2可在每个发射区域ema中以独立的图案形成，但是本公开不限于此。此外，如图7中所示，如果在形成第二绝缘层ins2之前在第一绝缘层ins1与发光元件ld之间存在空间，则可用第二绝缘层ins2填充该空间。因此，可更稳定地支撑发光元件ld。
231.第一接触电极cne1和第二接触电极cne2可设置在第一电极elt1和第二电极elt2以及发光元件ld的第一端部ep1和第二端部ep2上。在实施方式中，第一接触电极cne1和第二接触电极cne2可设置在相同的层上，如图7中所示。在这种情况下，虽然第一接触电极cne1和第二接触电极cne2使用相同的导电材料通过相同的工艺形成，但是本公开不限于此。
232.第一接触电极cne1和第二接触电极cne2可将发光元件ld的第一端部ep1和第二端部ep2分别联接且电联接到第一电极elt1和第二电极elt2。
233.例如，第一接触电极cne1可设置在第一电极elt1上以与第一电极elt1接触。例如，
第一接触电极cne1可设置在第一电极elt1的未被第一绝缘层ins1覆盖的一个区域上，使得第一接触电极cne1与第一电极elt1接触。此外，第一接触电极cne1可设置在至少一个发光元件ld的与第一电极elt1相邻的第一端部ep1上，例如，设置在多个发光元件ld的相应的第一端部ep1上，使得第一接触电极cne1可与第一端部ep1接触。换言之，第一接触电极cne1可设置成覆盖发光元件ld的第一端部ep1和相应的第一电极elt1的至少一个区域。因此，发光元件ld的第一端部ep1可电联接到第一电极elt1。
234.同样，第二接触电极cne2可设置在第二电极elt2上以与第二电极elt2接触。例如，第二接触电极cne2可设置在第二电极elt2的未被第一绝缘层ins1覆盖的一区域中，使得第二接触电极cne2与第二电极elt2接触。此外，第二接触电极cne2可设置在至少一个发光元件ld的与第二电极elt2相邻的第二端部ep2上，例如，设置在多个发光元件ld的第二端部ep2上，使得第二接触电极cne2可与第二端部ep2接触。换言之，第二接触电极cne2可设置成覆盖发光元件ld的第二端部ep2和相应的第二电极elt2的至少一个区域。因此，发光元件ld的第二端部ep2可电联接到第二电极elt2。
235.第三绝缘层ins3可形成和/或设置在基底层sub1的其上形成有第一分隔壁pw1和第二分隔壁pw2、第一电极elt1和第二电极elt2、发光元件ld、第一接触电极cne1和第二接触电极cne2以及堤部bnk的一表面上，使得第三绝缘层ins3可覆盖第一分隔壁pw1和第二分隔壁pw2、第一电极elt1和第二电极elt2、发光元件ld、第一接触电极cne1和第二接触电极cne2以及堤部bnk。第三绝缘层ins3可包括薄膜封装层，该薄膜封装层包括至少一个无机层和/或有机层，但是本公开不限于此。在一些实施方式中，在第三绝缘层ins3上还可设置有未示出的至少一个外涂层。
236.在实施方式中，第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3中的每个可具有单层结构或多层结构，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3中的每个可包括各种有机/无机绝缘材料(包括sin
x
)，并且第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3中的每个的材料不受特别限制。第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3可包括不同的绝缘材料，或者第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3中的至少一些可包括相同的绝缘材料。
237.在实施方式中，第一接触电极cne1和第二接触电极cne2可设置在不同的层上。
238.参考图12，第一接触电极cne1可设置在其中设置有第二绝缘层ins2的子像素区域spa中。在实施方式中，第一接触电极cne1可设置在设置于相应的子像素区域spa中的第一电极elt1上，使得第一接触电极cne1与第一电极elt1的一个区域接触。此外，第一接触电极cne1可设置在设置于相应的子像素区域spa中的至少一个发光元件ld的第一端部ep1上，使得第一接触电极cne1与第一端部ep1接触。通过第一接触电极cne1，设置在子像素区域spa中的至少一个发光元件ld的第一端部ep1可电联接到设置在相应的子像素区域spa中的第一电极elt1。
239.在其中设置有第一接触电极cne1的子像素区域spa中可设置有第四绝缘层ins4。在实施方式中，第四绝缘层ins4可覆盖设置在相应的子像素区域spa中的第二绝缘层ins2和第一接触电极cne1。
240.在实施方式中，第四绝缘层ins4可具有单层结构或多层结构，并且以与第一绝缘
层ins1、第二绝缘层ins2和第三绝缘层ins3的方式类似的方式包括至少一种无机绝缘材料和/或有机绝缘材料。例如，除了sin
x
，第四绝缘层ins4可包括各种有机/无机绝缘材料。此外，第四绝缘层ins4可包括与第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3的绝缘材料不同的绝缘材料，或者可包括与第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3中的至少一些的绝缘材料相同的绝缘材料。
241.第二接触电极cne2可设置在其中设置有第四绝缘层ins4的每个子像素区域spa中。在实施方式中，第二接触电极cne2可设置在设置于相应的子像素区域spa中的第二电极elt2上，使得第二接触电极cne2与第二电极elt2的一个区域接触。此外，第二接触电极cne2可设置在设置于相应的子像素区域spa中的至少一个发光元件ld的第二端部ep2上，使得第二接触电极cne2与第二端部ep2接触。通过第二接触电极cne2，设置在每个子像素区域spa中的至少一个发光元件ld的第二端部ep2可电联接到设置在相应的子像素区域spa中的第二电极elt2。
242.在实施方式中，第一分隔壁pw1和第二分隔壁pw2中的每个可具有各种形状。例如，如图12中所示，第一分隔壁pw1和第二分隔壁pw2中的每个可具有从其底部到顶部宽度减小的梯形的剖面形状。作为另一示例，如图13中所示，第一分隔壁pw1和第二分隔壁pw2中的每个可具有从其底部到顶部宽度减小的半圆形或半椭圆形剖面。
243.如参考图10至图13所述，显示面板pnl(或显示装置)可通过第一振荡器conv1将用于发光元件ld的对准的ac电压均匀地供应给整个显示面板pnl。
244.图10是示出沿着图7的线i
‑
i'和图8的线ii
‑
ii'截取的子像素的另一示例的剖视图。图10示出了与图9a相对应的子像素spx的剖面。
245.参考图9a和图10，除了连接图案r_elt的位置和连接关系之外，图10的子像素spx可与图9a的子像素spx的那些基本上相同。因此，将省略对其的重复描述。
246.连接图案r_elt可设置在与第一晶体管t1的第一晶体管电极et1和第二晶体管电极et2的层相同的层上，可从第一晶体管t1的第一晶体管电极et1和第二晶体管电极et2中的一个延伸到非显示区域nda，并且可与第一振荡器conv1的第三电容器c3的一电极联接。连接图案r_elt可与第一晶体管t1的第一晶体管电极et1和第二晶体管电极et2中的一个以及第三电容器c3的所述一电极成一体。换言之，第一振荡器conv1可通过第一晶体管t1(或像素电路层pcl)联接到第一电极elt1，而不是直接联接到第一电极elt1。
247.图11是示出根据本公开的实施方式的显示装置的平面图。图11示出了与图4相对应的显示面板pnl的平面图。图12是示出显示装置的示例的平面图，其示出了图11的第一区域的放大图。图12示出了与图7的像素相对应的像素的平面图。图13是示出沿着图12的线i
‑
i'和线ii
‑
ii'截取的子像素的示例的剖视图。图13示出了与图9a的子像素相对应的子像素的剖视图。
248.参考图4、图7、图9a、图11至图13，图4的显示装置与图11的显示装置的不同之处在于，振荡器conv1与第一子像素spx1分离。除了第一振荡器conv1与第一子像素spx1之间的连接关系(或分离关系)之外，图4的显示装置(以及图9a的子像素)与图11的显示装置(或图13的子像素)基本上相同，因此省略了对其的重复描述。
249.如图12和图13中所示，电极图案p_elt可设置在与第一连接电极cnl1(或第一电极elt1)的线相同的线上，并且可以与第一连接电极cnl1(或第二电极elt1)电分离。
250.例如，电极图案p_elt和第一连接电极cnl1(或第一电极elt1)可彼此成一体。此后，在图案化第一电极elt1的过程期间，可去除电极图案p_elt与第一连接电极cnl1之间的连接图案r_elt(参考图7和图9a)，使得电极图案p_elt可与第一连接电极cnl1(或第一电极elt1)分离。
251.换言之，在使用第一振荡器conv1在制造显示装置的过程期间对准发光元件ld之后，第一振荡器conv1可与第一连接电极cnl1(或第一电极elt1)分离。
252.在实施方式中，可省略电极图案p_elt。例如，在将第一振荡器conv1与第一连接电极cnl1(或第一电极elt1)分离的过程期间，可去除电极图案p_elt。
253.图14是示出根据本公开的实施方式的显示装置的平面图。在实施方式中，图14示出了显示装置(特别是设置在显示装置中的显示面板pnl)作为可使用参考图1a至图3b描述的发光元件ld作为光源的装置的示例。
254.参考图4和图14，图14中所示的显示面板pnl与图4中所示的显示面板pnl的不同之处在于，图14的显示面板pnl还包括第四电力线pl4、第五电力线pl5和第七振荡器conv7。换言之，除了第四电力线pl4、第五电力线pl5和第七振荡器conv7之外，图14中所示的显示面板pnl与图4中所示的显示面板pnl基本上相同或相似，从而将省略对其的重复描述。
255.第四电力线pl4可设置在显示区域da中，并且可延伸到非显示区域nda并且与第三电力线pl3电联接。例如，第四电力线pl4可在第四子像素spx4与第五子像素spx5之间在第二方向dr2上延伸。第四电力线pl4可与第三电力线pl3成一体。
256.同样，第五电力线pl5可设置在显示区域da中，并且可延伸到非显示区域nda并且可与参考电力线pl0电联接。例如，第五电力线pl5可在第五子像素spx5的一侧上在第二方向dr2上延伸。第五电力线pl5可与参考电力线pl0成一体。然而，第五电力线pl5不限于此。例如，如图14b中所示，第五电力线pl5可与第二电力线pl2电联接，并可与第二电力线pl2成一体。
257.第七振荡器conv7可设置在基底层sub1的显示区域da中。例如，第七振荡器conv7可设置在显示面板pnl的区域中央(或显示区域da的中央区域)处。作为另一示例，第七振荡器conv7可设置在与第五振荡器conv5和第六振荡器conv6间隔开规则距离的位置处。
258.第七振荡器conv7可联接在第四电力线pl4与第五电力线pl5之间，并且将从第四电力线pl4提供的dc电压vdc(施加在第四电力线pl4与第五电力线pl5之间的dc电压)转换为ac电压。第七振荡器conv7可由参考图6a至图6b描述的振荡器conv来实现。例如，第七振荡器conv7与第一振荡器conv1至第六振荡器conv6一起在制造显示面板pnl的过程期间可将从第三电力线pl3和第四电力线pl4提供的dc电压vdc转换为ac电压并且在对准发光元件ld的过程期间将ac电压供应给像素pxl。当显示装置(或显示面板pnl)被开启以显示图像时，第四电力线pl4可浮置，或者可不向第四电力线pl4施加电压。
259.虽然图14示出了显示面板pnl在显示区域da中包括第七振荡器conv7，但是这是出于说明的目的，并且显示面板pnl不限于此。例如，显示面板pnl可包括设置在显示区域da中的多个振荡器。多个振荡器可在显示区域da中设置在以规则的间隔彼此间隔开的位置处。因此，可通过多个振荡器将均匀的ac电压施加到整个显示面板pnl。
260.如参考图14所述，显示装置可包括设置在显示面板pnl的非显示区域nda中的振荡器(例如，第一振荡器conv1至第六振荡器conv6)以及设置在显示区域da中的至少一个振荡
器(例如，第七振荡器conv7)。因此，可通过振荡器向整个显示面板pnl提供更均匀的ac电压，并且发光元件可更均匀地布置在整个显示面板pnl中，从而可提高像素的发射特性的均匀性。
261.图15是示出显示装置的示例的平面图，其示出了图14的第三区域a3的放大图。图15示出了与图7的像素pxl的结构相对应的像素pxl的结构。
262.参考图7和图15，除了第四电力线pl4、第五电力线pl5和第七振荡器conv7之外，图15的显示装置与图7的显示装置基本上相同或相似，从而将省略对其的重复描述。
263.第四电力线pl4可包括在像素电路层pcl中，并且在显示区域da中在第二方向dr2上延伸。第四电力线pl4可设置在第二子电力线pl2
‑
2与第三子电力线pl2
‑
3之间，可设置在第一子像素spx1(或第一子像素区域spa1)与第二子像素spx2(或第二子像素区域spa2)之间，或者可设置成跨过第二子像素spx2。
264.第四电力线pl4可设置在与第二电力线pl2的层相同的层上(例如，在与参考图9a描述的第二电力线pl2的层相同的层上)，并且可与第二电力线pl2间隔开。
265.同样，第五电力线pl5可包括在像素电路层pcl中，并且在显示区域da中在第二方向dr2上延伸。第四电力线pl4可设置在第二子像素spx2(或第二子像素区域spa2)和第三子像素spx3(或第三子像素区域spa3)之间，或者可设置成跨过第三子像素spx3。
266.第五电力线pl5可设置在与第二电力线pl2的层相同的层上(例如，在与参考图10描述的第二电力线pl2的层相同的层上)，并且可与第二电力线pl2间隔开。
267.在实施方式中，第七振荡器conv7可设置在第二子像素spx2(或第二子像素区域spa2)与相邻的子像素(例如，在第二方向dr2上与第二子像素spx2相邻的子像素或子像素区域)之间。在实施方式中，在子像素区域spa被第二连接电极cnl2和第二电力线pl2划分的情况下，第七振荡器conv7可设置在第二子像素区域spa2中。
268.虽然图15示出了第七振荡器conv7联接在第四电力线pl4与第五电力线pl5之间，但是第七振荡器conv7不限于此。例如，第七振荡器conv7可设置在第一子像素spx1至第三子像素spx3中的两个或更多个子像素上。此外，第七振荡器conv7可设置成与第一连接电极cnl1和/或第二连接电极cnl2重叠。换言之，在一些实施方式中，可改变第七振荡器conv7的设置。
269.图16是示出根据本公开的实施方式的显示装置的平面图。图16示出了显示装置(特别是设置在显示装置中的显示面板pnl)作为可使用参考图1a至图3b描述的发光元件ld作为光源的装置的示例。
270.参考图14a至图16，图16中所示的显示面板pnl与图14a中所示的显示面板pnl的不同之处在于，图16的显示面板pnl不包括第一振荡器conv1至第六振荡器conv6。
271.换言之，图16中所示的显示面板pnl可包括设置在显示面板pnl的显示区域da中的至少一个振荡器，例如，仅包括如图16中所示的第七振荡器conv7。
272.图17a至图17c是示出根据本公开的实施方式的母衬底的示例的平面图。
273.参考图17a，母衬底100可包括设置成形成多个显示面板的多个单元区域110a。这里，母衬底100可被用于在单个大的衬底sub上同时制造多个显示面板，并且包括作为基底的衬底sub以及形成在衬底sub上的电极、线和/或电路元件。
274.母衬底100可在单元区域110a外部包括沿着单元区域110a的周边布置的第三电力
线pl3、参考电力线pl0和振荡器conv。第三电力线pl3和参考电力线pl0可在第一方向dr1和第二方向dr2上延伸并具有网状结构。
275.振荡器conv可设置在单元区域110a之间并且与第三电力线pl3和参考电力线pl0联接。振荡器conv可基于单元区域110a中的每个以具有规则间隔的矩阵的形式设置。
276.由于振荡器conv均匀分布或设置，母衬底100可将具有均匀电压电平的ac电压提供到整个母衬底100而没有电压降。
277.虽然图17a示出了振荡器conv设置成与相应的单元区域110a相对应，但是本公开不限于此。例如，如图17b中所示，振荡器conv可设置成具有与两个单元区域110a(或两个或更多个单元区域110a)相对应的间隔。作为另一示例，如图17c中所示，振荡器conv可沿着母衬底100的周边以规则的间隔设置，或者设置在母衬底100的四个拐角处。
278.如果振荡器conv在考虑ac电压的电压降特性的情况下以特定间隔设置母衬底100中，则振荡器conv的位置和布置不受特别限制。
279.图18是示出通过利用图17a至图17c的母衬底形成的显示面板的示例的平面图。
280.参考图4和图18，图18的显示面板pnl与图4中所示的显示面板pnl的不同之处在于，图18的显示面板pnl不包括振荡器conv1至conv6、参考电力线pl0和第三电力线pl3。
281.如参考图17a至图17c所述，振荡器conv可在母衬底100中设置在相应单元区域110a外部，并且单元区域110a通过切割工艺等与母衬底100分离，使得显示面板pnl可不包括振荡器conv、参考电力线pl0和第三电力线pl3。在振荡器conv在图17a至图17c的母衬底100中如参考图7所述的那样直接联接到第一电极elt1(并且此后第一电极elt1与振荡器conv分离)的情况下，显示面板pnl可不包括振荡器conv与第一电极etl1之间的连接配置(例如，电极图案p_elt，参见图7)。
282.图19是示出根据本公开的实施方式的制造显示装置的方法的流程图。图20a至图20d是用于描述图19的制造显示装置的方法的图。
283.参考图19至图20d，制造显示装置的方法可包括制备母衬底100(或衬底sub)(s1910)。
284.在实施方式中，图20a至图20d示出了在单个母衬底100上同时形成多个显示面板并且然后通过切割工艺将显示面板单独分开的实施方式。这里，显示面板各自可以是参考图4、图14和图18描述的显示面板中的一个。
285.参考图20a，母衬底100可包括用于形成多个显示面板的单元区域110a，如参考图17所述。母衬底100可包括衬底sub、以及形成在衬底sub上的第一电极elt1和第二电极elt2。此外，母衬底100可包括形成在衬底sub上的第一连接电极cnl1和第二连接电极cnl2以及第一对准线al1和第二对准线al2。
286.衬底sub的单元区域110a可包括显示区域da以及围绕显示区域da的周边设置的非显示区域nda，其中，显示区域da包括多个像素区域pxa。单元区域110a可由划线scl限定。
287.衬底sub可包括像素电路层，该像素电路层包括多个电路元件。像素电路层可包括参考电力线pl0、第三电力线pl3和振荡器conv。
288.第三电力线pl3可设置在单元区域110a外部，并且例如在第二方向dr2上延伸，但是本公开不限于此。第三电力线pl3可联接到设置在母衬底100的预定区域(例如，外围区域)中的第二对准焊盘ap2。
289.同样，参考电力线pl0可设置在单元区域110a外部，并且联接到设置在母衬底100的预定区域(例如，外围区域)中的第二对准焊盘ap2。
290.振荡器conv可设置在第三电力线pl3(或参考电力线pl0)与第一对准线al1之间，并且与参考电力线pl0、第三电力线pl3和第一对准线al1联接。如图20a中所示，振荡器conv可设置在单元区域110a外部，但是本公开不限于此。例如，振荡器conv可在单元区域110a中设置在非显示区域nda和/或显示区域da中。在这种情况下，可制造参考图4、图14和图16描述的显示面板pnl。
291.第一电极elt1和第二电极elt2可设置在单元区域110a的显示区域da中。
292.在实施方式中，第一电极elt1可通过第一连接电极cnl1电联接到第一对准线al1。第二电极elt2可通过第二连接电极cnl2电联接到第二对准线al2。在实施方式中，在发光元件ld的对准过程完成之前的步骤中，形成在单元区域110a中的第一电极elt1可共同联接到第一对准线al1，以及第二电极elt2可共同联接到第二对准线al2。
293.第一对准线al1和第二对准线al2可设置在单元区域110a的非显示区域nda中。例如，在单元区域110a中，第一对准线al1和第二对准线al2可在衬底sub的相应不同端上设置成彼此面对，且显示区域da插置在第一对准线al1与第二对准线al2之间。例如，在单元区域110a中，第一对准线al1可在显示区域da的左侧上设置在非显示区域nda中，以及第二对准线al2可在显示区域da的右侧上设置在非显示区域nda中。
294.第一对准线al1可联接到设置在母衬底100的预定区域(例如，外围区域)中的第一对准焊盘ap1。
295.在实施方式中，第一对准线al1和第二对准线al2中的每个可具有多层结构。例如，第一对准线al1和第二对准线al2中的每个可具有这样的多层结构：其包括设置在与第一电极elt1和第二电极elt2中的至少一个的层相同的层上的主线(未示出)以及设置在像素电路层中的子线(未示出)。
296.此后，图19的方法可包括在第一电极elt1与第二电极elt2之间供应发光元件ld(s1920)、以及通过向振荡器conv施加dc电压vdc来对准发光元件ld(s1930)。
297.参考图20b，图19的方法可包括将发光元件ld供应给母衬底100的像素区域pxa。图19的方法可包括向第一对准焊盘ap1和第二对准焊盘ap2施加预定电压。图19的方法还可包括通过外部信号施加装置向第一对准焊盘ap1和第二对准焊盘ap2施加预定电压。
298.在实施方式中，图19的方法可包括向第一对准焊盘ap1施加dc电压vdc、以及向第二对准焊盘ap2施加接地电压gnd。在这种情况下，振荡器conv可将从第三电力线pl3提供的dc电压vdc转换为ac电压，并将ac电压提供到第一对准线al1和第一电极elt1。通过施加在第一电极elt1与第二电极elt1之间的ac电压，可在像素区域pxa中形成电场。因此，发光元件ld可在像素区域pxa的第一电极elt1与第二电极elt2之间自对准。
299.在实施方式中，图19的方法可包括连续地或同时地供应和对准发光元件ld。例如，图19的方法可包括通过在将发光元件ld供应给像素区域pxa的同时将预定电压供应给像素区域pxa的第一电极elt1和第二电极elt2来使发光元件ld对准。作为另一示例，在实施方式中，图19的方法可包括通过在将发光元件ld供应给像素区域pxa之后将预定电压供应给像素区域pxa的第一电极elt1和第二电极elt2来使发光元件ld对准。换言之，在本公开中，供应和对准发光元件ld的步骤的顺序和/或方法不受特别限制。
300.在已完成发光元件ld的供应和对准之后，图19的方法可包括在像素区域pxa之间分离第一电极elt1和/或第二电极elt2(s1940)。因此，可独立地驱动像素pxl。
301.参考图20c，图19的方法可包括：通过切断已在像素区域pxa之间彼此联接的第一电极elt1之间的连接，在像素pxl之间将第一电极elt1彼此分离。此外，图19的方法可包括：将第一对准线al1与显示区域da的像素pxl分离或从显示区域da的像素pxl去除。
302.由于第二电极elt2在每个单元区域110a中共同地联接到相同电力线，因此在图19的方法中，像素区域pxa之间的第二电极elt2可保持连接而不分离。虽然在图19的方法中，第二对准线al2可与显示区域da的像素pxl分离或从显示区域da的像素pxl去除，但是本公开不限于此。例如，第二对准线al2可保持与显示区域da的像素pxl连接。
303.随后，图19的方法可包括将发光元件ld电联接到第一电极elt1和第二电极elt2(s1950)。
304.参考图20d，图19的方法可包括：将第一接触电极cne1和第二接触电极cne2形成在发光元件ld的相对端部上，使得发光元件ld的相对端部可物理地和/或电联接到相应的第一电极elt1和第二电极elt2。
305.虽然已描述了这样示例：其中，如图20d中所示，第一接触电极cne1和第二接触电极cne2在第一电极elt1和/或第二电极elt2在像素区域pxa之间彼此分离(如图20c中所示)之后形成在每个像素区域pxa中，但本公开不限于此。例如，图20c中所示的第一电极elt1和/或第二电极elt2的分离过程以及第一接触电极cne1和第二接触电极cne2的形成过程可以以相反的顺序执行。例如，在图19的方法中，如图20d中所示，在形成第一接触电极cne1和第二接触电极cne2之后，第一电极elt1可如图20c中所示地在像素区域pxa之间彼此分离。
306.此后，图19的方法可包括：形成用于保护发光元件ld的钝化层等(例如，参考图10描述的第三绝缘层ins3和外涂层)。
307.随后，图19的方法可包括通过切割母衬底100来去除振荡器conv(s1960)。
308.例如，图19的方法可包括：执行沿着划线scl的切割过程。图19的方法可包括：通过单独分离包括在母衬底100中的单元区域110a来制造显示面板(以及包括显示面板的显示装置)。
309.振荡器conv以及第一对准线al1和第二对准线al2通过前面的过程被去除，从而可制造图18中所示的显示面板pnl。
310.本公开不限于此，并且可根据振荡器conv的位置制造图4、图8或图14中所示的显示面板pnl。
311.图21是用于描述根据本公开的实施方式的制造显示装置的方法的图。
312.参考图19至图21，图19的方法可包括：在对准发光元件ld的步骤中，向第一对准线al1施加ac电压vac。这里，从外部装置施加到第一对准线al1的ac电压vac可具有与从振荡器conv到第一对准线al1的ac电压的振幅和波形基本上相同的振幅和波形。
313.如图21中所示，母衬底100还可包括设置在其预定区域(例如，外围区域)中的第三对准焊盘ap3，并且第一对准线al1可联接到第三对准焊盘ap3。
314.在这种情况下，图19的方法可包括：将dc电压vdc施加到第一对准焊盘ap1，将接地电压gnd施加到第二对准焊盘ap2，以及将ac电压vac施加到第三对准焊盘ap3。
315.通过第三对准焊盘ap3施加的ac电压vac可以导致最终施加到第二电极elt2的ac
电压vac在整个母衬底100上可以是均匀的。
316.虽然通过详细的示例性实施方式描述了本公开的精神和范围，但是应注意，上述实施方式仅是描述性的，并且不应理解为限制性的。本公开所属领域的技术人员应理解，在不脱离由以下权利要求所限定的本公开的范围的情况下，可在本文中进行各种改变、替换和变化。
317.本公开的范围不受本说明书的详细描述的限制，并且应由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同得到的本公开的所有改变或修改应被解释为包括在本公开的范围内。