一种高介电低损耗钛酸钡基陶瓷及其制备方法与流程

1.本发明涉及电子材料技术领域，具体涉及一种高介电低损耗钛酸钡基陶瓷及其制备方法。


背景技术：

2.钛酸钡(batio3)是一种典型的钙钛矿型铁电材料，具有自发极化特征，其居里温度在120℃附近，其结构在居里温度以下(120℃～5℃)为铁电相，居里温度以上为顺电相。由于具有自发极化特征，该类材料具有其良好的铁电性能、介电性能。作为种性能十分优异的电子陶瓷材料，钛酸钡基材料已广泛应用于电子工业产品中，如多层陶瓷电容器、铁电存储器、压电传感器方面，有“电子陶瓷工业的支柱”的美誉，是电子陶瓷中使用最广泛的材料之一。
3.对于纯batio3来讲，其作为高介电材料应用到电子器件尚存一些不足之处，如工作温度稳定范围窄、耗散因子大等，限制了其在陶瓷电容器，动态存储器等电子器件领域的应用。为了改善钛酸钡的介电性能，许多金属氧化物被用作添加剂。金属氧化物掺杂往往在改善钛酸钡陶瓷介电性能方面具有显著的效果，同时也能强烈的影响其介电弛豫行为。另外，钛酸钡基陶瓷的正常烧结温度在1300℃左右，工业上对降低改性钛酸钡陶瓷的烧结温度有着强烈的能源节约需求。


技术实现要素：

4.本发明的目的是为了解决上述背景技术中存在的不足，提供一种高介电低损耗钛酸钡基陶瓷及其制备方法。本发明采用bi2o3、cuo共掺杂，bi2o3和cuo作为烧结助剂能有效降低batio3基陶瓷的烧结温度，节约了能耗，并获得结晶度良好，晶粒尺寸均匀的陶瓷样品。
5.本发明第一个目的是提供一种高介电低损耗钛酸钡基陶瓷，所述钛酸钡基陶瓷包括钛酸钡及所述钛酸钡中共掺杂的氧化铜和氧化铋；
6.所述钛酸钡、氧化铜、氧化铋质量占比为(1
‑
x)：0.5x：0.5x，其中，x取值范围为0＜x≤0.7％；
7.所述钛酸钡基陶瓷的相对密度为94.68～96.69％。
8.优选的，所述钛酸钡基陶瓷在1khz下的介电常数为2394～2662；所述钛酸钡基陶瓷在1khz下的介电损耗值为0.0078～0.0135。
9.本发明第二个目的提供一种高介电低损耗钛酸钡基陶瓷的制备方法，包括以下步骤：
10.将钛酸钡粉体、氧化铜粉体、氧化铋粉体均匀混合后获得混合粉体，随后向混合粉体中添加一定量的粘合剂压制成坯体，然后将坯体于1050～1150℃烧结150～200min，即得所述高介电低损耗钛酸钡基陶瓷。
11.优选的，所述坯体是将添加有粘合剂的混合粉体在60～100mpa条件下，压制成直
径12～15mm，厚度2～3mm的圆片坯体。
12.更优选的，所述混合粉体是将钛酸钡粉体、氧化铜粉体、氧化铋粉体混合后，以有机溶剂为媒介，通过机械研磨5～8h，然后将研磨的浆料于100～150℃干燥8～12h而制得；其中，所述混合粉体粒径为5～8μm。
13.更优选的，所述粘合剂为为含有5wt％的聚乙烯醇水溶液。
14.更优选的，所述有机溶剂为无水乙醇、异丙醇或丙酮。
15.优选的，所述坯体的保温过程是按照以下步骤进行：首先是将坯体从室温以升温速率为5℃/min升温至550～650℃，保温60～120min进行排胶，然后以升温速率为10℃/min继续升温至1050～1150℃，烧结150～200min，最后以5℃/min冷却至室温。
16.优选的，所述钛酸钡是按照以下步骤制得：
17.将粉料baco3和tio2按照化学式batio3中的化学元素摩尔比进行配料；再将原料均匀混合后，于1150℃下煅烧150～200min，即得所述钛酸钡粉体。
18.优选的，烧结时选用厢式或管式马弗炉，其中，使用管式马弗炉时，应将压制成型的坯体置于炉管中段1/3范围处。
19.与现有技术相比，本发明的有益效果是：
20.本发明提供的高介电低损耗钛酸钡基陶瓷，包括钛酸钡及所述钛酸钡中共掺杂的氧化铜和氧化铋，相对密度为94.68～96.69％，在1khz下的介电常数为2394～2662，介电损耗值为0.0078～0.0135。
21.本发明采用bi2o3、cuo共掺杂，bi2o3和cuo作为烧结助剂能有效降低batio3基陶瓷的烧结温度，节约了能耗，并获得结晶度良好，晶粒尺寸均匀的陶瓷样品，在同类产品中具有成本上的竞争优势。
22.本发明选取的bi2o3易于挥发，在合成的batio3基陶瓷中几乎不含残留。同时，作为一种高介电常数材料，cuo分散于batio3基陶瓷的晶界处，提高了晶界势垒，能有效提高其介电常数值，降低介电损耗，改善室温至居里温度范围内介电常性能的稳定性，使其在陶瓷电容器，动态存储器等电子器件领域具有更广阔的应用前景。
23.本发明采用常规固相反应法，可以在较低温度下合成高介电常数，低损耗钛酸钡基陶瓷，利用实验烧结炉即可实现。
24.本发明提供的合成方法具有制备工艺简单，易于操作，工艺条件易于实现、控制等优点。
附图说明
25.图1为实施例提供的一种高介电低损耗钛酸钡基陶瓷制备流程图。
26.图2为实施例1～3及对比例1提供的钛酸钡基陶瓷的xrd图谱；
27.其中，图2(a)为10～80
°
范围内xrd图谱，图2(b)为30～48
°
范围内特征峰的放大图谱。
28.图3为实施例1～3及对比例1提供的钛酸钡基陶瓷的介电
‑
频谱曲线图；其中，图3(a)为介电常数
‑
频谱曲线，图3(b)为介电损耗频谱曲线。
29.图4为实施例1～3及对比例1提供的钛酸钡基陶瓷的介电
‑
温度曲线图；其中，图4(a)为介电常数
‑
频谱曲线，图4(b)为介电损耗频谱曲线。
具体实施方式
30.为了使本领域技术人员更好地理解本发明的技术方案能予以实施，下面结合具体实施例和附图对本发明作进一步说明，但所举实施例不作为对本发明的限定。
31.需要说明的是，下述各实施例中所述实验方法如无特殊说明，均为常规方法；
32.碳酸钡、氧化钛、氧化铜、氧化铋均购自国药集团化学试剂有限公司。
33.钛酸钡粉体是按照以下步骤制得：
34.按batio3化学元素摩尔比称取适量的caco3、tio2进行配料、混合，添加无水乙醇作为媒介，将配料在玛瑙研钵中研磨6h，研磨后的粉料在烘箱中与120℃下干燥8h，将干燥后的粉体在研钵中再次研磨0.5h后置于1150℃下煅烧180min，即得钛酸钡粉体。
35.其他试剂和材料，如无特殊说明，均可在市场上购买得到。
36.下述实施例提供的一种高介电低损耗钛酸钡基陶瓷制备方法中，对压制成型的坯体进行烧结时所用高温实验炉可以选择厢式或管式马弗炉。使用管式马弗炉时，应将压制成型的坯体置于炉管中段1/3范围处，该段高温时温度分布均匀。
37.实施例1
38.一种高介电低损耗钛酸钡基陶瓷，包括钛酸钡(batio3)及所述钛酸钡中共掺杂的氧化铜(cuo)和氧化铋(bi2o3)；
39.所述钛酸钡、氧化铜、氧化铋质量占比为(1
‑
x)：0.5x：0.5x，其中，x＝0.3％，其钛酸钡基陶瓷化学式为0.0015bi2o3‑
0.0015cuo
‑
0.997batio3；
40.钛酸钡基陶瓷的相对密度为94.68％；
41.上述的高介电低损耗钛酸钡基陶瓷制备方法，见图1所示，包括以下步骤：按化学剂量比组成0.0015bi2o3‑
0.0015cuo
‑
0.997batio3称取bi2o3、cuo、batio3进行配料；
42.将配料置于研钵中并以无水乙醇为媒介充分研磨6h，得到混合均匀的浆料，然后在烘箱中于120℃干燥10h，得到颗粒细小的均匀混合粉体，其平均粒径6μm；
43.向混合粉体滴入含有5wt％的聚乙烯醇(pva)水溶液作为粘合剂，然后充分研磨，150目分子筛造粒、80mpa压成直径12mm，厚度2mm的圆片坯体；
44.将压片成型的坯体置于高温试验炉中从室温以升温速率为5℃/min升温至600℃，保温60min，将坯体中的pva胶排出，然后以升温速率为10℃/min继续升温至1080℃，烧结180min，最后以5℃/min冷却至室温，得到无杂相的0.0015bi2o3‑
0.0015cuo
‑
0.997batio3陶瓷样品；
45.将制得的0.0015bi2o3‑
0.0015cuo
‑
0.997batio3陶瓷片上、下表面刷中温银浆，并置于实验炉中600℃，30min烧渗电极。
46.实施例2
47.一种高介电低损耗钛酸钡基陶瓷，包括钛酸钡(batio3)及所述钛酸钡中共掺杂的氧化铜(cuo)和氧化铋(bi2o3)；
48.所述钛酸钡、氧化铜、氧化铋质量占比为(1
‑
x)：0.5x：0.5x，其中，x＝0.5％，其钛酸钡基陶瓷化学式为0.0025bi2o3‑
0.0025cuo
‑
0.995batio3；
49.钛酸钡基陶瓷的相对密度为95.86％；
50.上述的高介电低损耗钛酸钡基陶瓷制备方法，见图1所示，包括以下步骤：按化学剂量比组成0.0025bi2o3‑
0.0025cuo
‑
0.995batio3称取bi2o3、cuo、batio3进行配料；
51.将配料置于球磨机中并以异丙醇为媒介充分机械研磨5～8h，得到混合均匀的浆料，然后在烘箱中于100℃干燥12h，得到颗粒细小的均匀混合粉体，其平均粒径5μm；
52.向混合粉体滴入含有5wt％的聚乙烯醇(pva)水溶液作为粘合剂，然后充分研磨，150目分子筛造粒、60mpa压成直径12mm，厚度3mm的圆片坯体；
53.将压片成型的坯体置于高温试验炉中从室温以升温速率为5℃/min升温至650℃，保温60min，将坯体中的pva胶排出，然后以升温速率为10℃/min继续升温至1150℃，烧结150min，最后以5℃/min冷却至室温，得到无杂相的0.0025bi2o3‑
0.0025cuo
‑
0.995batio3陶瓷样品；
54.将制得的0.0025bi2o3‑
0.0025cuo
‑
0.995batio3陶瓷片上、下表面刷中温银浆，并置于实验炉中600℃，30min烧渗电极。
55.实施例3
56.一种高介电低损耗钛酸钡基陶瓷，包括钛酸钡(batio3)及所述钛酸钡中共掺杂的氧化铜(cuo)和氧化铋(bi2o3)；
57.所述钛酸钡、氧化铜、氧化铋质量占比为(1
‑
x)：0.5x：0.5x，其中，x＝0.7％，其钛酸钡基陶瓷化学式为0.0035bi2o3‑
0.0035cuo
‑
0.993batio3；
58.钛酸钡基陶瓷的相对密度为96.69％；
59.上述的高介电低损耗钛酸钡基陶瓷制备方法，见图1所示，包括以下步骤：
60.按化学剂量比组成0.0035bi2o3‑
0.0035cuo
‑
0.993batio3称取bi2o3、cuo、batio3进行配料；
61.将配料置于研钵中并以丙酮为媒介充分研磨5～8h，得到混合均匀的浆料，然后在烘箱中于150℃干燥8h，得到颗粒细小的均匀混合粉体，其平均粒径8μm；
62.向混合粉体滴入含有5wt％的聚乙烯醇(pva)水溶液作为粘合剂，然后充分研磨，150目分子筛造粒、100mpa压成直径15mm，厚度2mm的圆片坯体；
63.将压片成型的坯体置于高温试验炉中从室温以升温速率为5℃/min升温至550℃，保温120min，将坯体中的pva胶排出，然后以升温速率为10℃/min继续升温至1050℃，烧结200min，最后以5℃/min冷却至室温，得到无杂相的0.0035bi2o3‑
0.0035cuo
‑
0.993batio3陶瓷样品；
64.将制得的0.0035bi2o3‑
0.0035cuo
‑
0.993batio3陶瓷片上、下表面刷中温银浆，并置于实验炉中600℃，30min烧渗电极。
65.对比例1
66.与实施例1相同，不同之处在于，x＝0％。
67.提供的钛酸钡基陶瓷的相对密度为91.34％。
68.为了说明实施例1～3制得的高介电低损耗钛酸钡基陶瓷的性能，对其相关进行检测，对比例1作为对照组。检测结果见图2～4所示。
69.图2为实施例1～3及对比例1提供的钛酸钡基陶瓷的xrd图谱；
70.其中，图2(a)为10～80
°
范围内xrd图谱，图2(b)为30～48
°
范围内特征峰的放大图谱。
71.从图2(a)中可以看出与batio3pdf标准卡对比，所有xrd图谱除batio3相外均未发现第二相，这主要是由于bi2o3、cuo掺杂量较少，且bi2o3易挥发。随着bi2o3、cuo共掺杂量的
增加，图2(b)中的放大特征峰结果显示在45
°
附近的特征峰由单一的(002)峰逐渐分裂为(002)和(200)峰。这表明随着共掺杂量的增加，batio3的晶格结构由立方相相四方向转变，这主要是随着烧结助剂bi2o3、cuo共掺杂量的增加，样品x＝0.3％，0.5％，0.7％晶粒尺寸逐渐长大的原因。
72.为了研究通过本发明提供的的bi2o3、cuo共掺杂的钛酸钡基陶瓷的介电
‑
频谱特性，对实施例1
‑
3和对比例1提供的样品进行了室温下的介电性能测量。
73.检测结果见图3；
74.图3为实施例1～3及对比例1提供的钛酸钡基陶瓷的介电
‑
频谱曲线图；其中，图3(a)为介电常数
‑
频谱曲线，图3(b)为介电损耗频谱曲线。图3中结果显示，bi2o3、cuo共掺杂后，介电常数显著提高，介电损耗明显降低。x＝0，0.3％，0.5％，0.7％的样品在1khz下的介电常数分别为1982，2662，2400和2394，在该频率下的介电损耗值分别为0.031，0.0135，0.0096和0.0078。相比较x＝0样品，x＝0.3％，0.5％，0.7％样品的介电损耗分别降低了63.5％、82.0％和82.6％。如果以表示样品在103‑
106hz范围内的稳定性，x＝0，0.3％，0.5％，0.7％样品的值分别为8.27％，6.69％，5.58％和3.80％，介电
‑
频谱稳定性得到明显提高。x＝0.3％样品具有最高的介电常数值，而x＝0.7％样品具有最低的介电损耗值，且最佳的介电常数
‑
频谱稳定性；
75.其式中，分别表示：室温下，介电常数在频率103hz和106hz下的测量值。
76.为了说明本发明提供的bi2o3、cuo共掺杂的钛酸钡基陶瓷的介电
‑
温度特性，对实施例1～3和对比例1提供的样品在1khz下进行了变温介电性能测量。
77.检测结果见图4；
78.图4为实施例1～3及对比例1提供的钛酸钡基陶瓷的介电
‑
温度曲线图；其中，图4(a)为介电常数
‑
频谱曲线，图4(b)为介电损耗频谱曲线。
79.图中结果显示，x＝0，0.3％，0.5％，0.7％样品的居里温度分别为109℃，109℃，114℃和120℃，这主要是bi2o3、cuo共掺杂后，样品晶粒尺寸逐渐增大，晶粒结构由立方相向四方相转变的结果，而且随着温度升高，介电常数
‑
温度曲线在临近居里温度越来越陡峭，这在电容
‑
温度传感器方面具有重要的应用价值。图4(b)介电损耗图结果显示x＝0样品的介电损耗在100℃呈现明显的介电弛豫。随着bi2o3、cuo共掺量增加，弛豫峰逐渐减弱，x＝0.7％样品的介电弛豫峰几乎消失。若取室温25℃至80℃范围，以表示样品在该温度范围内的稳定性，x＝0，0.3％，0.5％，0.7％样品的值分别为33.6％，17.9％，12.8％和4.6％。随着bi2o3、cuo共掺量增加，样品在25℃至80℃范围的介电常数
‑
温度稳定性得到明显提高；
80.其式中，ε
80
、ε
25
分别表示：介电常数在频率103hz，温度80℃和25℃下的测量值。
81.本发明提供的一种高介电低损耗钛酸钡基陶瓷的制备方法，由于采用的bi2o3具有低熔点，高温易挥发等特性，bi2o3作为低熔点烧结助剂将有效降低batio3基陶瓷烧结温度，而且由于高温烧结过程中挥发不在基体中存有残留。采用的cuo既可以作为batio3基陶瓷的低熔点烧结助剂，也可以作为高介常数物质(因cuo本身具有高介电特征)，cuo将分散于batio3基陶瓷的及晶界处，有效增大晶界层电容器类batio3基陶瓷的介电常数值。bi2o3、cuo共掺杂，更有利于提高烧结活性，降低batio3陶瓷的烧结温度。因此，采取cuo、bi2o3共掺杂法，将不仅能够在较低温度下烧结合成晶相良好的batio3基陶瓷，而且能有效的改善其介电性能。基于这一目的，本发明采取先合成batio3粉体，然后按掺入cuo和bi2o3粉体，混合均匀后压片烧结获得batio3基陶瓷。
82.本发明采用常规固相反应法，可以在较低温度下合成高介电常数，低损耗钛酸钡基陶瓷，利用实验烧结炉即可实现。
83.综上所述，本发明提供的bi2o3、cuo共掺杂的钛酸钡基陶瓷，通过bi2o3、cuo共掺杂有效降低了batio3基陶瓷的烧结温度，节约了能耗，并获得结晶度良好，晶粒尺寸均匀的陶瓷样品，显著提高了材料的介电常数值，大幅降低了材料的介电损耗值，并且提高了batio3基在1khz
‑
106hz范围内的介电常数
‑
频谱稳定性和在1khz下25℃至80℃范围内的介电常数
‑
温度稳定性。此外，随掺杂量增加，晶粒结构由立方相向四方相转变，居里温度由109℃右移120℃，而且临近距离温度点，介电常数
‑
温度曲线越来越陡峭。这使得本发明法提供的bi2o3、cuo共掺杂的钛酸钡基陶瓷在晶界层陶瓷电容器，动态存储器，电容
‑
温度传感器领域具有广阔的应用前景。
84.本发明描述了优选实施例及其效果。但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
85.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

技术特征：
1.一种高介电低损耗钛酸钡基陶瓷，其特征在于，所述钛酸钡基陶瓷包括钛酸钡及所述钛酸钡中共掺杂的氧化铜和氧化铋；所述钛酸钡、氧化铜、氧化铋质量占比为(1
‑
x)：0.5x：0.5x，其中，x取值范围为0＜x≤0.7％；所述钛酸钡基陶瓷的相对密度为94.68～96.69％。2.根据权利要求1所述的高介电低损耗钛酸钡基陶瓷，其特征在于，所述钛酸钡基陶瓷在1khz下的介电常数为2394～2662；所述钛酸钡基陶瓷在1khz下的介电损耗值为0.0078～0.0135。3.一种权利要求1或2所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，包括以下步骤：将钛酸钡粉体、氧化铜粉体、氧化铋粉体均匀混合后获得混合粉体，随后向混合粉体中添加一定量的粘合剂压制成坯体，然后将坯体于1050～1150℃烧结150～200min，即得所述高介电低损耗钛酸钡基陶瓷。4.根据权利要求3所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述坯体是将添加有粘合剂的混合粉体在60～100mpa条件下，压制成直径12～15mm，厚度2～3mm的圆片坯体。5.根据权利要求4所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述混合粉体是将钛酸钡粉体、氧化铜粉体、氧化铋粉体混合后，以有机溶剂为媒介，通过机械研磨5～8h，然后将研磨的浆料于100～150℃干燥8～12h而制得；其中，所述混合粉体粒径为5～8μm。6.根据权利要求4所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述粘合剂为含有5wt％的聚乙烯醇水溶液。7.根据权利要求4所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述有机溶剂为无水乙醇、异丙醇或丙酮。8.根据权利要求3所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述坯体的保温过程是按照以下步骤进行：首先是将坯体从室温以升温速率为5℃/min升温至550～650℃，保温60～120min进行排胶，然后以升温速率为10℃/min继续升温至1050～1150℃，烧结150～200min，最后以5℃/min冷却至室温。9.根据权利要求3所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，所述钛酸钡是按照以下步骤制得：将粉料baco3和tio2按照化学式batio3中的化学元素摩尔比进行配料；再将原料均匀混合后，于1150℃下煅烧150～200min，即得所述钛酸钡粉体。10.根据权利要求3所述的高介电低损耗钛酸钡基陶瓷的制备方法，其特征在于，烧结时选用厢式或管式马弗炉，其中，使用管式马弗炉时，应将压制成型的坯体置于炉管中段1/3范围处。
技术总结
本发明公开了一种高介电低损耗钛酸钡基陶瓷，涉及电子材料技术领域。所述钛酸钡基陶瓷包括钛酸钡及所述钛酸钡中共掺杂的氧化铜和氧化铋；所述钛酸钡、氧化铜、氧化铋质量占比为(1


技术研发人员：李涛 代海洋 刘德伟 薛人中 陈靖
受保护的技术使用者：郑州轻工业大学
技术研发日：2021.04.06
技术公布日：2021/6/29