半导体装置的制作方法

专利2022-05-10  1



1.本发明涉及一种半导体装置。


背景技术:

2.电力电子学(power electronics:简称电力电子)是迅速且高效地进行电的直流、交流或频率等的变换等的技术。电力电子是在以往的电力工程的基础上融合了近年的以半导体为基础的电子工程和控制工程的技术。这样的电力电子在目前已经被应用到在动力用、产业用、运输用、甚至家庭用等使用电的地方必定被应用这样的程度。
3.近年,电能在总能量消耗中所占的比率、即电力化率不仅从日本来看,从世界范围来看也都持续着上升趋势。作为其背景,可例举近年开发出在电的使用方面便利性和节能性优异的设备,提高了电的使用率。担负这些基础的技术是电力电子技术。
4.电力电子技术还可以说是不管成为变换对象的电的状态(例如频率、电流或电压的大小等)如何都将对使用的设备的输入变换为适于该设备的电的状态的技术。电力电子技术中的基本要素是整流部和逆变器。而且,构成这些的基础的是半导体、进而是应用了半导体的二极管或晶体管。
5.在当前的电力电子领域中,作为半导体整流元件的二极管使用于以电气设备为首的各种用途。而且,二极管被应用于广泛范围的频带。
6.近年,在高耐压且大容量的用途中,开发出低损耗且能够以高频进行动作的开关元件等晶体管,并进行了实用化。另外,使用于半导体元件的材料也向宽带隙材料转移,谋求元件的高耐压化。作为谋求高耐压化的代表性元件,存在肖特基势垒二极管(schottky barrier diode:简称sbd)或pn二极管(pnd)等,这些二极管被广泛使用于各种用途。
7.作为在半导体层中使用了氧化镓的元件,开发出如专利文献1所例示的sbd。一般来说,如果对使用了绝缘破坏强度大的半导体材料的sbd施加反向电压,则导致阳极电极与半导体材料层之间的泄漏电流变大。对此,通过如专利文献1那样在阳极电极的末端部设置电解缓和构造,能够使集中的电场分散、缓和,因此能够提高元件的反向耐压。
8.专利文献1:国际公开第2018/004008号


技术实现要素:

9.发明要解决的问题
10.专利文献1所例示的使用氧化镓的半导体装置具有保护环构造和场板构造。根据这样的构造,能够期待基于电场缓和效果的反向电压耐受性的提高。然而,在由半导体材料互不相同的异种氧化物半导体彼此之间构成pn结的氧化物半导体装置中,有时难以稳定地形成pn结界面。特别是pn结界面的不稳定的状态对元件的电气特性带来的影响变得显著。
11.因此,本发明是鉴于如上所述的问题而完成的,目的在于提供能够提高半导体装置的电气特性的技术。
12.用于解决问题的方案
13.本发明所涉及的半导体装置是设置有半导体元件的半导体装置,具备:n型单晶氧化镓层,具有第一主面;电极,是所述半导体元件的电极,配设于所述n型单晶氧化镓层的所述第一主面上或所述第一主面上方;p型氧化物半导体层,配设于所述n型单晶氧化镓层与所述电极之间;以及非晶氧化镓层,配设于所述n型单晶氧化镓层与所述p型氧化物半导体层之间。
14.发明的效果
15.根据本发明,具备配设于n型单晶氧化镓层与p型氧化物半导体层之间的非晶氧化镓层,因此能够提高半导体装置的电气特性。
16.本发明的目的、特征、方式以及优点通过以下详细的说明和附图变得更清楚。
附图说明
17.图1是概略性地表示实施方式1所涉及的氧化物半导体装置的结构的截面图。
18.图2是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
19.图3是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
20.图4是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
21.图5是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
22.图6是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
23.图7是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
24.图8是概略性地表示实施方式1所涉及的氧化物半导体装置的制造方法的截面图。
25.图9是概略性地表示实施方式2所涉及的氧化物半导体装置的结构的截面图。
26.图10是概略性地表示实施方式3所涉及的氧化物半导体装置的结构的截面图。
27.图11是概略性地表示实施方式4所涉及的氧化物半导体装置的结构的截面图。
28.(附图标记说明)
29.1:n型单晶氧化镓基板;2:n型氧化镓外延生长层;3:阴极电极;4:非晶氧化镓层;5:p型氧化物半导体层;5a:第一p型氧化物半导体层;5b:第二p型氧化物半导体层;6:场板用介电体层;7:阳极电极;8:栅极绝缘膜;9:栅极电极;10:源极电极;11:漏极电极。
具体实施方式
30.以下,参照所附的图来说明本发明的实施方式。此外,图是概略性地示出的,为了便于说明,适当进行了结构的省略或结构的简化。另外,在不同的图中分别示出的结构等的大小和位置的相互关系未必是准确地记载的,可适当变更。另外,在以下所示的说明中,对同样的结构要素附加相同的符号来进行图示,关于它们的名称和功能也同样。因而,有时省略关于它们的详细的说明以避免重复。
31.<实施方式1>
32.以下,说明作为本实施方式1所涉及的半导体装置的氧化物半导体装置以及氧化物半导体装置的制造方法。首先,说明本实施方式1所涉及的氧化物半导体装置的结构。
33.图1所例示的氧化物半导体装置是概略性地例示本实施方式1所涉及的氧化物半导体装置的构造的截面图。在本实施方式1所涉及的半导体装置中,在肖特基势垒二极管(sbd)的末端(termination)构造,分别配设有p型氧化物半导体层5和场板用介电体层6。
34.以下,设为在本实施方式1所涉及的氧化物半导体装置中,具有作为电极的阳极电极7和阴极电极3的sbd被设置为半导体元件,来进行说明。然而,本实施方式1所涉及的半导体元件不限定于sbd,也可以是如实施方式4那样的晶体管等其它功率器件元件等。
35.图1所例示的氧化物半导体装置具备具有上表面(第一主面)以及与上表面相反侧的下表面(第二主面)的n型单晶氧化镓层。以下,说明n型单晶氧化镓层包括n型单晶氧化镓基板1(n型氧化物半导体)和配设于n型单晶氧化镓基板1上的n型氧化镓外延生长层2(n型单晶氧化镓外延生长层)的例子。
36.在该例子中,n型单晶氧化镓基板1在与n型氧化镓外延生长层2相反的一侧具有n型单晶氧化镓层的下表面(第二主面),n型氧化镓外延生长层2在与n型单晶氧化镓基板1相反的一侧具有n型单晶氧化镓层的上表面(第一主面)。但是,n型单晶氧化镓层不限于该例子,例如也可以仅包括n型单晶氧化镓基板1和n型氧化镓外延生长层2的一方。
37.在图1所例示的氧化物半导体装置中,阳极电极7配设于n型氧化镓外延生长层2的上表面上,与该上表面进行肖特基电接合。另外,在图1所例示的氧化物半导体装置中,阴极电极3配设于n型单晶氧化镓基板1的下表面上,与该下表面进行欧姆电接合。
38.图1所例示的氧化物半导体装置具备p型氧化物半导体层5,该p型氧化物半导体层5具有与镓(ga)不同的元素来作为主成分,具有p型的导电性。p型氧化物半导体层5配设于n型氧化镓外延生长层2与阳极电极7之间,阳极电极7与p型氧化物半导体层5进行欧姆电接合。但是,阳极电极7与p型氧化物半导体层5局部地分离。
39.另外,图1所例示的氧化物半导体装置具备非晶氧化镓层4,该非晶氧化镓层4配设于n型氧化镓外延生长层2与p型氧化物半导体层5之间,将它们隔开。此外,非晶氧化镓层4与n型氧化镓外延生长层2及p型氧化物半导体层5直接地连接,但是也可以通过介于它们之间的材料间接地连接。
40.非晶氧化镓不具有如晶体那样的长程有序,因此能够比较容易地使非晶氧化镓层4的原子的排列与接合于非晶氧化镓层4的层的晶格的排列匹配。通过这样的非晶氧化镓层4,能够维持n型氧化镓外延生长层2与p型氧化物半导体层5之间的pn结、也就是说分别由晶格常数不同的材料构成的pn结的正常性。由此,能够提高氧化物半导体装置的电气特性。另外,n型氧化镓外延生长层2具有与n型单晶氧化镓基板1的晶面取向相同的面取向(plane orientation)。已知n型单晶氧化镓是具有若干个面取向的晶体,根据各个面取向而导热率、电导电性不同。通过在n型氧化镓外延生长层2与p型氧化物半导体层5之间的pn结界面配设非晶氧化镓层4,能够制作不易受到n型氧化镓外延生长层2的面取向的限制的元件。由此,对于目标元件可期待n型单晶氧化镓基板1的面取向的选项增加。
41.图1所例示的氧化物半导体装置具备作为场板用绝缘层的场板用介电体层6,该场板用介电体层6配设于p型氧化物半导体层5与阳极电极7之间,且在末端构造中配设于n型氧化镓外延生长层2与阳极电极7之间。场板用介电体层6与阳极电极7的层叠部分构成场板构造,由此能够期待提高对氧化物半导体装置施加了反向电压时的氧化物半导体装置的耐压的效果。
42.另外,在图1所例示的氧化物半导体装置中,p型氧化物半导体层5的一部分位于比阳极电极7的下部更靠氧化物半导体装置的末端侧的位置。根据这样的结构,能够将p型氧化物半导体层5使用为sbd的保护环,因此能够提高sbd的反向耐压。
43.接着,更详细地说明上述的氧化物半导体装置的结构要素。
44.n型单晶氧化镓基板1是由ga2o3的单晶构成的n型的氧化物半导体,更优选为由β

ga2o3的单晶构成的n型的氧化物半导体。n型单晶氧化镓基板1由于晶体中的氧缺陷而表现n型的传导性,因此也可以不包含n型杂质,但是也可以包含硅(si)或锡(sn)等n型杂质。即,n型单晶氧化镓基板1可以是仅因氧缺陷而表现n型的传导性的基板、仅因n型杂质而表现n型的传导性的基板以及因氧缺陷和n型杂质这两方而表现n型的传导性的基板中的某一个。
45.包含n型杂质的n型单晶氧化镓基板1的电子载流子浓度成为氧缺陷与n型杂质的合计浓度。n型单晶氧化镓基板1的电子载流子浓度例如可以是1
×
10e17cm
‑3以上且1
×
10e19cm
‑3以下。另外,为了降低n型单晶氧化镓基板1与阴极电极3的接触电阻、且降低氧化物半导体装置自身的电阻,n型单晶氧化镓基板1的杂质浓度也可以是比上述的数值范围高的浓度。
46.n型氧化镓外延生长层2配设于n型单晶氧化镓基板1的上表面上。n型氧化镓外延生长层2是由ga2o3的单晶构成的n型的氧化物半导体,更优选为由β

ga2o3的单晶构成的n型的氧化物半导体。期望的是,n型氧化镓外延生长层2的n型电子载流子浓度为比n型单晶氧化镓基板1低的浓度,例如可以是1
×
10e15cm
‑3以上且1
×
10e17cm
‑3以下。
47.阴极电极3配设于n型单晶氧化镓基板1的下表面上。阴极电极3由于与n型单晶氧化镓基板1形成欧姆接合,因此优选由功函数比n型单晶氧化镓基板1的功函数小的金属材料构成。另外,优选的是,使用通过在n型单晶氧化镓基板1的下表面上形成了阴极电极3之后的热处理而n型单晶氧化镓基板1与阴极电极3的电接触电阻变小的金属材料构成阴极电极3。
48.这样的金属材料例如可以是钛(ti)。另外,也可以将多个金属材料层叠来构成阴极电极3。例如,也可以通过由与n型单晶氧化镓基板1的下表面接触的易氧化的金属材料与形成在该金属材料的下表面上的不易氧化的金属材料构成的层叠构造来构成阴极电极3。例如,也可以配设与n型单晶氧化镓基板1接触的由ti构成的第一层并在第一层的下表面上配设由金(au)构成的第二层,由此构成阴极电极3。另外,阴极电极3既可以配设于n型单晶氧化镓基板1的整个下表面,也可以配设于n型单晶氧化镓基板1的下表面的一部分。
49.非晶氧化镓层4是由非晶构造的ga2o3构成的氧化物半导体的层。非晶氧化镓层4是表现n型的传导性的n型氧化物半导体。此外,期望非晶氧化镓层4的杂质浓度为与上述的n型氧化镓外延生长层2相同的程度。
50.p型氧化物半导体层5隔着非晶氧化镓层4配设于n型氧化镓外延生长层2的上表面。p型氧化物半导体层5由如氧化铜(i)(cu2o)、氧化银(ag2o)、氧化镍(nio)或氧化锡(sno)等那样即使不添加p型杂质也表现p型的传导性的p型氧化物半导体构成。例如,在作为金属氧化物的cu2o中,cu的3d轨道形成了承担空穴传导的价带上端,起因于cu缺陷而出现空穴,因此cu2o表现p型的传导性。而且认为,cu2o在由于氧化而变化为cuo的情况下,cu的3d轨道不形成价带上端,p型的传导性消失。p型氧化物半导体层5由包含具有这样的性质的金属氧化物的p型氧化物半导体构成。
51.p型氧化物半导体层5如上述那样由即使不添加p型杂质也表现p型的传导性的p型氧化物半导体构成,但是也可以添加p型杂质。例如在p型氧化物半导体层5是cu2o的情况下,能够将氮(n)用作p型杂质。关于p型氧化物半导体层5的空穴载流子浓度,在未添加p型
杂质的情况下是p型氧化物半导体层5的金属原子缺陷的浓度,在添加了p型杂质的情况下是p型氧化物半导体层5的金属原子缺陷与p型杂质的合计浓度。
52.在p型氧化物半导体层5中添加有p型杂质的情况下,有时即使p型氧化物半导体的金属氧化物被氧化而丧失p型的传导性,作为p型氧化物半导体层5整体而言通过p型杂质来也表现p型的传导性。但是,如果p型氧化物半导体层5的金属氧化物被氧化而丧失与此相应的p型的传导性,则p型氧化物半导体层5整体的p型的传导性下降,因此优选的是不使p型氧化物半导体层5的金属氧化物氧化。
53.此外,p型氧化物半导体层5的晶体状态不被限定,例如可以是单晶、多晶、微晶、非晶的任意情形。
54.场板用介电体层6例如由二氧化硅(sio2)或氧化铝(al2o3)等材料构成。这些材料是绝缘破坏电场强度比构成n型氧化镓外延生长层2的ga2o3大的材料。场板用介电体层6的层厚可以是数100nm左右,例如可以是100nm以上且500nm以下。为了提高氧化物半导体装置的反向耐压,期望使在被施加了反向电压时集中在氧化物半导体装置的特定部位的电场缓和或分散。场板用介电体层6是为了使施加到氧化物半导体装置的电场的集中点缓和而配设的。为了进一步提高电场缓和效果,期望场板用介电体层6的膜厚尽可能薄,因此该膜厚例如也可以比上述所示的数值薄。
55.阳极电极7配设于n型氧化镓外延生长层2的上表面上。阳极电极7由于与n型氧化镓外延生长层2进行肖特基接合,因此优选由功函数比n型氧化镓外延生长层2的功函数大的金属材料构成。并且,阳极电极7由于与p型氧化物半导体层5进行欧姆接合,因此更优选由功函数比p型氧化物半导体层5(p型氧化物半导体材料、例如cu2o)的功函数小的金属材料构成。
56.这样的金属材料例如可以是铂(pt)、镍(ni)、金(au)或钯(pd)。阳极电极7也可以与阴极电极3同样地是层叠构造。例如,也可以使由适于与n型氧化镓外延生长层2的肖特基接合的金属材料构成的第一层与n型氧化镓外延生长层2接触地配设,在第一层的上表面上将由其它金属材料构成的第二层进而是第三层按顺序配设,由此构成阳极电极7。
57.<制造方法>
58.接着,说明本实施方式1所涉及的氧化物半导体装置的制造方法。
59.首先,如图2所示,准备n型单晶氧化镓基板1。作为n型单晶氧化镓基板1,能够使用从利用熔体生长法制作的β

ga2o3的单晶块以基板状切出而得到的基板。
60.接着,如图3所示,在n型单晶氧化镓基板1的上表面上,通过外延生长使n型氧化镓外延生长层2沉积。n型氧化镓外延生长层2能够通过有机金属化学气相沉积(metal organic chemical vapor deposition:简称mocvd)法、分子束外延(molecular beam epitaxy:简称mbe)法、或卤化物气相生长(halide vapor phase epitaxy:简称hvpe)法等方法形成在n型单晶氧化镓基板1的上表面上。
61.接着,如图4所示,在n型单晶氧化镓基板1的下表面上,通过蒸镀法或溅射法使成为阴极电极3的金属材料沉积。例如,通过电子束蒸镀(eb蒸镀)使ti层以100nm的厚度沉积在n型单晶氧化镓基板1的下表面上,之后通过电子束蒸镀使ag层以300nm的厚度沉积在该ti层的下表面上,由此形成2层构造的阴极电极3。之后,例如在氮气氛或氧气氛中进行550℃、且5分钟的热处理。其结果,与n型单晶氧化镓基板1进行欧姆接合的阴极电极3形成在n
型单晶氧化镓基板1的下表面上。此外,也可以为了使n型单晶氧化镓基板1与阴极电极3之间的接触电阻下降,在形成阴极电极3之前,对n型单晶氧化镓基板1的下表面进行使用三氯化硼(bcl3)等的气体的蚀刻处理(reactive ion etching:简称rie)。
62.接着,如图5所示,在n型氧化镓外延生长层2的上表面上形成非晶氧化镓层4。作为非晶氧化镓层4的形成方法,存在如下两种方法。
63.第一种方法是使用溅射法、脉冲激光沉积法(pluse laser deposition:简称pld)、原子层沉积法(atomic layer deposition:简称ald)等方法使期望的物性的非晶氧化镓层4沉积在n型氧化镓外延生长层2的上表面来形成的方法。作为该形成方法,存在以下方法:在使用光刻法形成抗蚀剂掩模之后经过提离(lift

off)工序来形成的方法;或者在n型氧化镓外延生长层2的上表面前面形成非晶氧化镓层4之后通过蚀刻处理来形成的方法。
64.第二种方法是通过使用湿处理或干处理扰乱n型氧化镓外延生长层2的上表面的晶体状态来实现非晶化的方法。在该情况下,存在以下方法:使用光刻法形成抗蚀剂掩模并在非晶化的处理后去除抗蚀剂的方法;以及在将n型氧化镓外延生长层2的上表面前面进行非晶化之后通过蚀刻处理来形成的方法。
65.接着,如图6所示,在图5所示的非晶氧化镓层4的上表面形成p型氧化物半导体层5。例如,能够通过在以cu材料为原料的溅射法中调整氧分压和氮分压来形成具有p型传导性的cu2o膜来作为p型氧化物半导体层5,但是不限定于此。进而能够经过对该cu2o膜的提离工序或蚀刻工序来形成p型氧化物半导体层5。
66.接着,如图7所示,在末端构造中,在n型氧化镓外延生长层2和p型氧化物半导体层5上形成场板用介电体层6。例如,作为形成sio2膜来作为场板用介电体层6的方法,使用涂敷玻璃(spin

on glass:简称sog)法、将作为有机源的原硅酸四乙酯(tetraethyl orthosilicate:简称teos)用作原料的cvd法等。
67.最后,如图8(图8是与图1同样的图)所示,在从场板用介电体层6暴露的n型氧化镓外延生长层2和p型氧化物半导体层5上以及场板用介电体层6上形成阳极电极7。关于阳极电极7的形成方法不特别限定,例如使用使金属材料沉积的蒸镀法。作为其一例,也可以通过电子束蒸镀(eb蒸镀)使pt层以50nm的厚度沉积在n型氧化镓外延生长层2的上表面,通过电子束蒸镀使ti层以100nm的厚度沉积在该pt层上,通过电子束蒸镀使au层以300nm的厚度沉积在该ti层上,由此形成3层构造的阳极电极7。由此,完成本实施方式1所涉及的氧化物半导体装置。
68.<实施方式2>
69.图9是概略性地例示本发明的实施方式2所涉及的氧化物半导体装置的结构的截面图。此外,本实施方式2所涉及的氧化物半导体装置与实施方式1所示的氧化物半导体装置在以下方面存在差异:使用于末端构造的p型氧化物半导体层5是配设于n型氧化镓外延生长层2的上表面,还是从上表面埋设于内部。
70.在本实施方式2中,在n型氧化镓外延生长层2的上表面中的与阳极电极7相接的区域的端部设置有沟槽等凹部。而且,p型氧化物半导体层5配设于该凹部内,p型氧化物半导体层5和n型氧化镓外延生长层2形成异质结。此外,在被埋设的p型氧化物半导体层5与n型氧化镓外延生长层2之间,与实施方式1同样地配设有非晶氧化镓层4。将沟槽等凹部例如能够使用利用bcl3等的气体的干蚀刻法形成在n型氧化镓外延生长层2的上部,但是关于凹部
的形成方法不特别限定。此外,本实施方式2所涉及的氧化物半导体装置的凹部以外的制造方法与实施方式1所涉及的氧化物半导体装置的制造方法同样。
71.通过如以上那样的本实施方式2所涉及的氧化物半导体装置,也能够与实施方式1同样地提高氧化物半导体装置的电气特性。
72.<实施方式3>
73.图10是概略性地例示本发明的实施方式3所涉及的氧化物半导体装置的结构的截面图。此外,本实施方式3所涉及的氧化物半导体装置的制造方法与实施方式2所涉及的氧化物半导体装置的制造方法同样。
74.在实施方式2所涉及的氧化物半导体装置(图9)中,p型氧化物半导体层5作为保护环大致配设于末端构造。在本实施方式3所涉及的氧化物半导体装置(图10)中,多个p型氧化物半导体层5不仅配设于末端构造,还配设于元件部分。
75.也就是说,在本实施方式3中,不仅在n型氧化镓外延生长层2的上表面中的与阳极电极7相接的区域的端部,而且在内部也设置有沟槽等凹部。而且,p型氧化物半导体层5配设于该凹部内,p型氧化物半导体层5和n型氧化镓外延生长层2形成异质结。
76.换言之,关于以上的结构,彼此分离的多个p型氧化物半导体层5被埋设于从场板用介电体层6暴露的n型氧化镓外延生长层2的上表面。而且,在配设于元件部分的p型氧化物半导体层5与n型氧化镓外延生长层2之间也配设有非晶氧化镓层4。
77.在这样构成的本实施方式3中,配设有将pn结与肖特基结组合而成的mps(merged pin schottky)构造。根据mps构造,通过pnd的双极动作,能够与sbd单体相比提高能够使超过额定的大的浪涌电流以小的电压降流过这样的效果。因此,根据如本实施方式3那样的mps构造的氧化物半导体装置,正向浪涌耐量得以改善。由此,能够实现正向电压降的增大得以抑制、且具有正向浪涌耐量高的整流功能的半导体装置。另外,在施加反向电压时,与通常的sbd相比,耗尽层容易向与电流方向垂直的方向扩展,因此能够期待耐压的提高效果。
78.<实施方式4>
79.图11是概略性地例示本发明的实施方式4所涉及的氧化物半导体装置的结构的截面图。设置于实施方式4所涉及的氧化物半导体装置的半导体元件不是上述实施方式1~3所记载的二极管,而是晶体管。
80.在本实施方式4所涉及的氧化物半导体装置中,作为电极,具备配设于n型氧化镓外延生长层2的上表面上方的栅极电极9以代替阳极电极7。另外,本实施方式4所涉及的氧化物半导体装置包括通过栅极电极9下的n型氧化镓外延生长层2被分离的第一p型氧化物半导体层5a和第二p型氧化物半导体层5b来作为p型氧化物半导体层。
81.栅极绝缘膜8配设于栅极电极9与栅极电极9下的n型氧化镓外延生长层2之间。源极电极10与第一p型氧化物半导体层5a接合,漏极电极11与第二p型氧化物半导体层5b接合。此外,源极电极10既可以与第一p型氧化物半导体层5a直接地接合,也可以间接地接合。同样地,漏极电极11既可以与第二p型氧化物半导体层5b直接地接合,也可以间接地接合。
82.本实施方式4所涉及的氧化物半导体装置是横向元件,因此与作为纵向元件的实施方式1~3所涉及的氧化物半导体装置稍微不同,但是各部的制膜方法等制造方法与实施方式1~3所涉及的氧化物半导体装置同样。此外,关于栅极绝缘膜8的材料不特别限定,能
够使用作为一般的绝缘体的al2o3、sio2。另外,源极电极10和漏极电极11的材料只要是能够与p型氧化物半导体层5进行欧姆接合的金属即可,不特别限定。
83.通过如以上那样的本实施方式4所涉及的氧化物半导体装置,也能够与实施方式1同样地提高氧化物半导体装置的电气特性。
84.此外,本发明能够在该发明的范围内将各实施方式自由地进行组合或者将各实施方式适当变形、省略。
85.详细地说明了本发明,但是上述的说明在所有方式中均是例示的,本发明不限定于此。应理解未例示的无数个变形例在不脱离本发明的范围而可设想。
转载请注明原文地址: https://doc.8miu.com/read-1350088.html

最新回复(0)