本实用新型涉及plc领域，尤其涉及一种降低plc端点输出电容的电路结构。
背景技术：
plc(programmablelogiccontroller，可编程逻辑控制器)，一种具有微处理器的用于自动化控制的数字运算控制器，可以将控制指令随时载入内存进行储存与执行。可编程控制器由cpu、指令及数据内存、输入/输出接口、电源、数字模拟转换等功能单元组成。
目前plc高速脉冲输出通道，大多采用mos管来实现。但由于mos管结电容及外部杂散电容的存在，plc高速脉冲频率无法达到很高。现有技术主要解决办法如下：选择结电容小的mos管，受半导体工艺影响，mos管的耐压和过流变小。但是，结电容小的mos管在实际应用中容易损坏。
技术实现要素：
本实用新型所要解决的技术问题是：提供一种降低plc端点输出电容的电路结构，能够提高plc输出脉冲的频率的同时确保各元器件不易受损。
为了解决上述技术问题，本实用新型采用的第一技术方案为：
一种降低plc端点输出电容的电路结构，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接，所述mos管寄生电容cs、pcb杂散电容cp的两端分别与mos管q1的漏极与源极电连接；
所述二极管d1和tvs管t1串联连接，且串联连接后的两端分别与mos管q1的漏极与源极电连接，所述mos管q1的漏极与外部脉冲接收设备电连接，所述mos管q1的源极接地。
本实用新型采用的第二技术方案为：
一种降低plc端点输出电容的电路结构，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端和二极管d1的正极电连接，所述二极管d1的负极、pcb杂散电容cp的另一端和tvs管t1的正极分别接地。
本实用新型采用的第三技术方案为：
一种降低plc端点输出电容的电路结构，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端、tvs管t1的正极和二极管d1的正极电连接，所述二极管d1的负极和pcb杂散电容cp的另一端分别接地。
本实用新型采用的第四技术方案为：
一种降低plc端点输出电容的电路结构，包括二极管d1和两路以上的电路单元；每路所述电路单元包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp和tvs管t1；
所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极、mos管寄生电容cs的另一端和pcb杂散电容cp的另一端分别接地；
两路以上的tvs管t1的正极分别与二极管d1的正极电连接，所述二极管d1的负极接地。
本实用新型的有益效果在于：
本实用新型提供的一种降低plc端点输出电容的电路结构，通过利用二极管d1的结电容cj来分别优化tvs管的结电容、mos管的寄生电容以及tvs管的结电容和mos管的寄生电容相结合等方式，进而减小plc输出点的输出电容，从而提高plc输出点的脉冲速率。
附图说明
图1为本实用新型实施例一的降低plc端点输出电容的电路结构的连接图；
图2为本实用新型实施例二的降低plc端点输出电容的电路结构的连接图；
图3为本实用新型实施例三的降低plc端点输出电容的电路结构的连接图；
图4为本实用新型实施例四的降低plc端点输出电容的电路结构的连接图。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
实施例一
请参照图1，本实用新型提供的一种降低plc端点输出电容的电路结构，其特征在于，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接，所述mos管寄生电容cs、pcb杂散电容cp的两端分别与mos管q1的漏极与源极电连接；
所述二极管d1和tvs管t1串联连接，且串联连接后的两端分别与mos管q1的漏极与源极电连接，所述mos管q1的漏极与外部脉冲接收设备电连接，所述mos管q1的源极接地。
其中，所述二极管d1的正极与mos管q1的漏极电连接，所述二极管d1的负极与tvs管t1的负极电连接，所述tvs管t1的正极与mos管q1的源极电连接。
其中，mos管寄生电容cs代表mos管q1内部漏极到源极的电容总和，这个由所选的mos型号管决定；
pcb杂散电容cp表示pcb印制板走线的电容总和，这个由走线的路径决定，通常可控制在3～5pf，目前无法进一步优化；
tvs管主要功能是在外部出现浪涌干扰时，可以及时有效的保护mos管q1，避免设备损坏，在plc中属于不可缺少的一个器件。
从原理上利用二极管d1的结电容cj，二极管d1与tvs管t1串联，使得这条支路的电容ctd相当于二极管d1的结电容cj与tvs管t1的结电容ctvs串联。电容串联的最终值＝(cj×ctvs)/(cj ctvs)，同时小于cj与ctvs。此时对于plc端点的输出电容cout＝cs cp (cj×ctvs)/(cj ctvs)；增加的二极管d1，只要二极管的ifsm(浪涌电流值)大于预设的tvs的保护电流ipp就不会影响tvs的抗浪涌性能。
在本实施例中，选取二极管d1型号为1n5819hw，根据规格书查询，结电容为60pf；选取tvs管t1型号为smaj45a，根据实测得出，结电容为260pf；可以得出(cj×ctvs)/(cj ctvs)＝48.75pf；从而可以知道优化前后电容减少了211.25pf；另外二极管1n5819hw的ifsm为25a，远大于smaj45a的ipp(脉冲峰值电流)5.5a，所以这个组合不会影响tvs管的电路性能。二极管d1也可选用型号为fs14的器件。
实施例二
参阅图2，本实用新型提供的一种降低plc端点输出电容的电路结构，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端和二极管d1的正极电连接，所述二极管d1的负极、pcb杂散电容cp的另一端和tvs管t1的正极分别接地。
其中，mos管寄生电容cs代表mos管q1内部漏极到源极的电容总和，这个由所选的mos型号管决定；
pcb杂散电容cp表示pcb印制板走线的电容总和，这个由走线的路径决定，通常可控制在3～5pf，目前无法进一步优化；
tvs管主要功能是在外部出现浪涌干扰时，可以及时有效的保护mos管q1，避免设备损坏，在plc中属于不可缺少的一个器件。
在本实施例中，选取二极管d1型号为1n5819hw，根据规格书查询，结电容为60pf；选取tvs管t1型号为smaj45a，根据实测得出，结电容为260pf；
当mos管q1导通时，二极管d1处于单向导通的工作状态，对mos管寄生电容cs无影响，当mos管q1截止时，二极管d1也截止，二极管d1的结电容cj发挥作用，与mos管的寄生电容cs为串联，此时对于plc端点的输出电容＝(cj×cs)/(cj cs) cp ctvs，小于优化前的输出电容值。
实施例三
参阅图3，本实用新型提供的一种降低plc端点输出电容的电路结构，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端、tvs管t1的正极和二极管d1的正极电连接，所述二极管d1的负极和pcb杂散电容cp的另一端分别接地。
在本实施例中，此时plc的输出电容值均小于实施例一和实施例二所对应的输出电容值，其值为[cj×(cs ctvs)]/[cj (cs ctvs)] cp。
实施例四
参阅图4，本实用新型提供的一种降低plc端点输出电容的电路结构，包括二极管d1和两路以上的电路单元；每路所述电路单元包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp和tvs管t1；
所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极、mos管寄生电容cs的另一端和pcb杂散电容cp的另一端分别接地；
两路以上的tvs管t1的正极分别与二极管d1的正极电连接，所述二极管d1的负极接地。
在本实施例中，电路单元的路数为五路，即为在plc的输出点上tvs管的正极部分5路合并共用一个二极管d1，这个取决于二极管d1的ifsm(浪涌电流值)与tvs管的ipp(脉冲峰值电流)，如果ifsm＝5×ipp，即可按5路合并使用，如果ifsm＝6×ipp，则可以按6路合并使用，依次类推；这样合并后plc的输出电容依旧会小于二极管d1的结电容cj；在降低输出电容的同时减少了pcb空间的占用以及成本的控制。
在本实施例中，五路的电路单元中，第一路：由mos管驱动电路、mos管q1、mos管寄生电容cs1、pcb杂散电容cp1和tvs管t1组成；第二路：由mos管驱动电路、mos管q2、mos管寄生电容cs2、pcb杂散电容cp2和tvs管t2组成；第三路：由mos管驱动电路、mos管q3、mos管寄生电容cs3、pcb杂散电容cp3和tvs管t3组成；第四路：由mos管驱动电路、mos管q4、mos管寄生电容cs4、pcb杂散电容cp4和tvs管t4组成；第五路：由mos管驱动电路、mos管q5、mos管寄生电容cs5、pcb杂散电容cp5和tvs管t5组成。
综上所述，选取合适的二极管利用其寄生参数，可以极大的降低plc输出端点的电容，从而实现提高plc输出脉冲的频率，电路上设计简易，占用pcb面积小，同性能同可靠性情况下，增加二极管的设计成本更优。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。
1.一种降低plc端点输出电容的电路结构，其特征在于，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接，所述mos管寄生电容cs、pcb杂散电容cp的两端分别与mos管q1的漏极与源极电连接；
所述二极管d1和tvs管t1串联连接，且串联连接后的两端分别与mos管q1的漏极与源极电连接，所述mos管q1的漏极与外部脉冲接收设备电连接，所述mos管q1的源极接地。
2.根据权利要求1所述的降低plc端点输出电容的电路结构，其特征在于，所述二极管d1的正极与mos管q1的漏极电连接，所述二极管d1的负极与tvs管t1的负极电连接，所述tvs管t1的正极与mos管q1的源极电连接。
3.一种降低plc端点输出电容的电路结构，其特征在于，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端和二极管d1的正极电连接，所述二极管d1的负极、pcb杂散电容cp的另一端和tvs管t1的正极分别接地。
4.一种降低plc端点输出电容的电路结构，其特征在于，包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp、二极管d1和tvs管t1；所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极分别与mos管寄生电容cs的另一端、tvs管t1的正极和二极管d1的正极电连接，所述二极管d1的负极和pcb杂散电容cp的另一端分别接地。
5.一种降低plc端点输出电容的电路结构，其特征在于，包括二极管d1和两路以上的电路单元；每路所述电路单元包括mos管驱动电路、mos管q1、mos管寄生电容cs、pcb杂散电容cp和tvs管t1；
所述mos管驱动电路的输入端与plc输出端电连接，所述mos管驱动电路的输出端与mos管q1的栅极电连接；
所述mos管q1的漏极分别与mos管寄生电容cs的一端、pcb杂散电容cp的一端、tvs管t1的负极和外部脉冲接收设备电连接，所述mos管q1的源极、mos管寄生电容cs的另一端和pcb杂散电容cp的另一端分别接地；
两路以上的tvs管t1的正极分别与二极管d1的正极电连接，所述二极管d1的负极接地。
技术总结