一种SoC高性能核心板的制作方法

一种soc高性能核心板
技术领域
1.本技术实施例涉及智能板技术领域，尤其涉及一种soc高性能核心板。


背景技术：

2.随着5g和aiot技术越来越成熟和开放，智慧物联网和人工智能的想象空间和应用可能性也变得越来越广泛，而各种各样的解决方案也是层出不穷。使用fpga的ai模块作为智慧物联网和人工智能领域的解决方案是越来越多，而不同供应商提供的核心板模块在尺寸、管脚定义、功能裁剪、引脚排序等都不一样，要实现的技术功能和方向也有所不同。
3.目前在使用fpga的ai模块作为人工智能应用平台的解决方案时，会有不合理或者缺陷的地方，导致在使用这些核心板模块做底板开发时，产生pcb布线困难、不同速率接口之间有串扰等问题，增加了开发的难度和成本。


技术实现要素：

4.针对现有技术的不足，本实用新型提供了一种soc高性能核心板，解决了上述背景技术中提出的问题。
5.为实现以上目的，本实用新型通过以下技术方案予以实现：一种soc高性能核心板，核心板包括处理器、存储器、电源模块、复位模块以及四个对称设置的板对板连接器，所述处理器分别和所述存储器、所述电源模块以及所述复位模块相连，所述板对板连接器和所述核心板的底板接口相连，所述板对板连接器的引脚按照预设方式设置排布。
6.进一步的，所述处理器为xilinx zynq
‑
7000 soc处理器。
7.进一步的，所述板对板连接器提供的接口包括：1路千兆以太网接口、1路百兆以太网接口、1路sfp接口、1路uart调试接口、1路jtag接口、2路pcie接口、1路sata接口、2路gtp时钟接口、1路sdio接口、6路uart接口、1路adc接口、1路usb 2.0ulpi接口、1路rgb lcd接口、1路mipi csi
‑
2接口、2路can接口、4路spi接口、3路i2c接口和53路gpio接口。
8.进一步的，所述板对板连接器包括两个第一板对板连接器和两个第二板对板连接器，两个所述第一板对板连接器之间和两个所述第二板对板连接器之间均对称设置。
9.进一步的，所述核心板的长和宽分别为65mm和45mm，两个所述第一板对板连接器和两个所述第二板对板连接器的pin间距均为0.5mm，所述第一板对板连接器的长、高和宽分别为17.1mm、4.6mm和2.2mm，所述第二板对板连接器的长、宽和高分别为22.1mm、4.6mm和2.2mm。
10.进一步的，所述第一板对板连接器包含60个引脚，所述第二板对板连接器包含80个引脚。
11.进一步的，其中一个所述第一板对板连接器的第一引脚至第六引脚、第八引脚接gpio接口，第七引脚、第九引脚接uart调试接口，第十一引脚、第十三引脚、第十五引脚、第十七引脚、第十九引脚、第二十一引脚接sdio接口，第十二引脚、第十四引脚、第十六引脚、第十八引脚接can接口，第二十引脚、第二十二引脚接i2c接口，第二十六引脚、第二十八引
脚、第三十引脚、第三十二引脚、第三十四引脚、第三十六引脚、第四十引脚、第四十二引脚、第四十四引脚、第四十六引脚、第四十八引脚、第五十引脚、第五十二引脚和第五十四引脚接千兆以太网接口，第五十六引脚接地，第二十五引脚、第二十七引脚、第二十九引脚、第三十一引脚、第三十三引脚、第三十五引脚、第三十七引脚、第三十九引脚、第四十一引脚、第四十三引脚、第四十五引脚和第四十七引脚接usb 2.0ulpi接口，第四十九引脚接地。
12.进一步的，其中一个所述第一板对板连接器的第一引脚至第十二引脚、第十五引脚至第二十二引脚、第二十五引脚至三十六引脚接rgb lcd接口，第十三引脚、第十四引脚、第二十三引脚、第二十四引脚、第三十七引脚和第三十八引脚接地，第三十九引脚、第四十一引脚、第四十三引脚至第四十六引脚、第四十九引脚至第六十引脚接mipi csi
‑
2接口，第四十引脚、第四十二引脚接gpio接口，第四十七引脚和第四十八引脚接地。
13.进一步的，其中一个所述第二板对板连接器的第五十七引脚、第五十九引脚、第六十三引脚至第七十引脚、第七十四引脚至八十引脚接百兆以太网接口，第六十一引脚、第六十二引脚、第七十一引脚和第七十二引脚接地，第二十九引脚至三十六引脚、第三十九引脚和第四十引脚接uart接口，第三十七引脚和第三十八引脚接地，第一引脚至第八引脚接spi接口，第五十三引脚、第五十五引脚接sfp接口，第十五引脚、第十七引脚接i2c接口，第九引脚至第十二引脚、第十六引脚、第十八引脚、第十九引脚至第二十二引脚、第二十五引脚至第二十八引脚、第四十一引脚至第四十六引脚、第四十九引脚至第五十二引脚、第五十四引脚、第五十六引脚、第五十八引脚、第六十引脚、第七十三引脚接gpio接口。
14.进一步的，其中一个所述第二板对板连接器的第二引脚和第四引脚接adc接口，第六引脚、第八引脚、第十二引脚、第十四引脚、第四十七引脚、第四十八引脚、第五十引脚、第六十二引脚、第六十四引脚、第六十六引脚、第六十八引脚、第七十引脚、第七十二引脚接gpio接口，第十一引脚、第十三引脚、第五十二引脚、第五十四引脚接uart接口，第十七引脚至第二十引脚、第二十九引脚至第三十二引脚接pcie接口，第二十三引脚、第二十四引脚、第二十五引脚和第二十六引脚接sata接口，第二十七引脚和第二十八引脚接地，第三十五引脚至第三十八引脚接sfp接口，第四十一引脚至第四十四引脚接gtp时钟接口，第四十九引脚、第五十一引脚接i2c接口，第五十三引脚接百兆以太网接口，第五十五引脚至第五十八引脚、第六十一引脚、第六十三引脚、第六十五引脚和第六十七引脚接spi接口，第五十九引脚和第六十九引脚接地。
15.本实用新型提供了一种高性能处理器智能核心板，具备以下有益效果：
16.按照预设引脚排布方式进行设置，通过合理安排不同速率接口之间的引脚间距、同一功能接口统一放置引出、增加防反插保护、cpu引脚全部引出等方法，让使用者快速简单地设计出不同的产品、降低设计成本。
附图说明
17.图1是本技术实施例提供的一种soc高性能核心板的尺寸结构示意图；
18.图2是本技术实施例提供的soc高性能核心板模块示意图；
19.图3是本技术实施例提供的第一板对板连接器con
‑
a的电路原理图；
20.图4是本技术实施例提供的第一板对板连接器con
‑
b的电路原理图；
21.图5是本技术实施例提供的第二板对板连接器con
‑
c的电路原理图；
22.图6是本技术实施例提供的第二板对板连接器con
‑
d的电路原理图。
具体实施方式
23.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。
24.图1给出了本技术实施例提供的一种soc高性能核心板的尺寸结构示意图，该核心板为基于xilinx zynq
‑
7000 soc处理器平台的aiot应用高性能核心板。如图1所示，给出了四个板对板连接器在核心板中的具体位置以及尺寸大小关系。其中，板对板连接器包括两个2x30pin的第一板对板连接器和两个2x40pin的第二板对板连接器，并且两个第一板对板连接器之间和两个第二板对板连接器之间均对称设置。
25.本实施例提供的核心板的长和宽分别为65mm和45mm，两个第一板对板连接器和两个第二板对板连接器的pin间距均为0.5mm，第一板对板连接器的长、高和宽分别为17.1mm、4.6mm和2.2mm，第二板对板连接器的长、宽和高分别为22.1mm、4.6mm和2.2mm，其他尺寸关系参见图1，此处不再赘述。
26.图2为本技术实施例提供的soc高性能核心板模块示意图，如图2所示，该soc高性能核心板包括处理器101、存储器102、电源模块103、复位模块104以及四个对称设置的板对板连接器，所述处理器101分别和所述存储器102、所述电源模块103以及所述复位模块104相连，所述板对板连接器和所述核心板的底板接口相连，所述板对板连接器的引脚按照预设方式设置排布。其中，处理器为xilinx zynq
‑
7000 soc处理器。板对板连接器包括两个对称设置的第一板对板连接器105，以及两个对称设置的第二板对板连接器106。
27.本实施例提供的板对板连接器提供的接口包括1路千兆以太网接口、1路百兆以太网接口、1路sfp接口、1路uart调试接口、1路jtag接口、2路pcie接口、1路sata接口、2路gtp时钟接口、1路sdio接口、6路uart接口、1路adc接口、1路usb 2.0ulpi接口、1路rgb lcd接口、1路mipi csi
‑
2接口、2路can接口、4路spi接口、3路i2c接口和53路gpio接口。本实施例提供的第一板对板连接器均包含60个引脚，第二板对板连接器均包含80个引脚。
28.第一板对板连接器包括con
‑
a和con
‑
b，第二板对板连接器包括con
‑
c和con
‑
d。其中图1左下侧的板对板连接器为第一板对板连接器con
‑
a，其第一引脚从右上角开始右左交替依次向下排列，共有60个引脚；图1左上侧的板对板连接器为第一板对板连接器con
‑
b，其第一引脚从右上角开始右左交替依次向下排列，共有60个引脚；图1右下的板对板连接器为第二板对板连接器con
‑
c，其第一引脚从右上角开始右左交替依次向下排列，共有80个引脚；图1右上侧的板对板连接器为第二板对板连接器con
‑
d，其第一引脚从右上角开始右左交替依次向下排列，共有80个引脚；四个板对板连接器共有280个引脚。
29.图3为本技术实施例提供的第一板对板连接器con
‑
a的电路原理图，图4为本技术实施例提供的第一板对板连接器con
‑
b的电路原理图。如图3和图4所示，给出了第一板对板连接器con
‑
a和第一板对板连接器con
‑
b的具体引脚电路，该电路中的引脚位置和定义均为特殊设计用以解决串扰、布线困难的问题。
30.示例性的，其中第一板对板连接器con
‑
a的第一引脚至第六引脚、第八引脚接gpio接口，第七引脚、第九引脚接uart调试接口，第十一引脚、第十三引脚、第十五引脚、第十七
引脚、第十九引脚、第二十一引脚接sdio接口，第十二引脚、第十四引脚、第十六引脚、第十八引脚接can接口，第二十引脚、第二十二引脚接i2c接口，第二十六引脚、第二十八引脚、第三十引脚、第三十二引脚、第三十四引脚、第三十六引脚、第四十引脚、第四十二引脚、第四十四引脚、第四十六引脚、第四十八引脚、第五十引脚、第五十二引脚和第五十四引脚接千兆以太网接口，第五十六引脚接地，第二十五引脚、第二十七引脚、第二十九引脚、第三十一引脚、第三十三引脚、第三十五引脚、第三十七引脚、第三十九引脚、第四十一引脚、第四十三引脚、第四十五引脚和第四十七引脚接usb 2.0ulpi接口，第四十九引脚接地。
31.第一板对板连接器con
‑
b的第一引脚至第十二引脚、第十五引脚至第二十二引脚、第二十五引脚至三十六引脚接rgb lcd接口，第十三引脚、第十四引脚、第二十三引脚、第二十四引脚、第三十七引脚和第三十八引脚接地，第三十九引脚、第四十一引脚、第四十三引脚至第四十六引脚、第四十九引脚至第六十引脚接mipi csi
‑
2接口，第四十引脚、第四十二引脚接gpio接口，第四十七引脚和第四十八引脚接地。上述仅为选取的具备代表性的引脚示例，其他引脚位置和定义关系参见下表以及图3和图4，此处不再赘述。
32.图5为本技术实施例提供的第二板对板连接器con
‑
c的电路原理图，图6为本技术实施例提供的第二板对板连接器con
‑
d的电路原理图。如图5和图6所示，给出了第二板对板连接器con
‑
c和第二板对板连接器con
‑
d的具体引脚电路，该电路中的引脚位置和定义均为特殊设计用以解决串扰、布线困难的问题。
33.示例性的，其中第二板对板连接器con
‑
c的第五十七引脚、第五十九引脚、第六十三引脚至第七十引脚、第七十四引脚至八十引脚接百兆以太网接口，第六十一引脚、第六十二引脚、第七十一引脚和第七十二引脚接地，第二十九引脚至三十六引脚、第三十九引脚和第四十引脚接uart接口，第三十七引脚和第三十八引脚接地，第一引脚至第八引脚接spi接口，第五十三引脚、第五十五引脚接sfp接口，第十五引脚、第十七引脚接i2c接口，第九引脚至第十二引脚、第十六引脚、第十八引脚、第十九引脚至第二十二引脚、第二十五引脚至第二十八引脚、第四十一引脚至第四十六引脚、第四十九引脚至第五十二引脚、第五十四引脚、第五十六引脚、第五十八引脚、第六十引脚、第七十三引脚接gpio接口。
34.第二板对板连接器con
‑
d的第二引脚和第四引脚接adc接口，第六引脚、第八引脚、第十二引脚、第十四引脚、第四十七引脚、第四十八引脚、第五十引脚、第六十二引脚、第六十四引脚、第六十六引脚、第六十八引脚、第七十引脚、第七十二引脚接gpio接口，第十一引脚、第十三引脚、第五十二引脚、第五十四引脚接uart接口，第十七引脚至第二十引脚、第二十九引脚至第三十二引脚接pcie接口，第二十三引脚、第二十四引脚、第二十五引脚和第二十六引脚接sata接口，第二十七引脚和第二十八引脚接地，第三十五引脚至第三十八引脚接sfp接口，第四十一引脚至第四十四引脚接gtp时钟接口，第四十九引脚、第五十一引脚接i2c接口，第五十三引脚接百兆以太网接口，第五十五引脚至第五十八引脚、第六十一引脚、第六十三引脚、第六十五引脚和第六十七引脚接spi接口，第五十九引脚和第六十九引脚接地。上述仅为选取的具备代表性的引脚示例，其他引脚位置和定义关系参见下表以及图5和图6，此处不再赘述。
35.具体的，本方案提供的四个板对板连接器在核心板上呈对称设置，具体的，第一板对板连接器con
‑
a和第二板对板连接器con
‑
c在核心板的一侧，第一板对板连接器con
‑
b和第二板对板连接器con
‑
d在核心板的另一侧，由此可以防止用户使用过程中出现倒插的现
象。具体的引脚位置设置和定义中，将高速率接口引脚设置在芯片靠外的两侧，如千兆以太网接口对应的引脚，同时多个不同类型的数据传输引脚之间通过gnd接地引脚相隔，由此防止二者之间出现串扰现象，同时，相同类型的引脚设置在一起，如uart接口、spi接口等功能性引脚设置在相邻位置。
36.核心板引脚功能定义如下：
37.con
‑
a：
38.[0039][0040]
con
‑
b：
[0041]
[0042][0043]
con
‑
c：
[0044]
[0045]
[0046][0047]
con
‑
d：
[0048]
[0049]
[0050][0051]
本方案中，通过对板对板连接器的引脚位置的设置和具体的连接关系实现了合理安排不同速率接口之间的引脚间距、同一功能接口统一放置引出、增加防反插保护、cpu引脚全部引出等方法，让使用者快速简单地设计出不同的产品、降低设计成本，并且cpu引脚复用功能维持原定义、扩展或转换功能重新定义并通过板对板连接器引出，用户可参考评估板进行设计，以配合产品标准驱动的开发。解决了现有aiot应用核心板模块做管脚引出时产生的pcb布线困难、不同速率接口之间有串扰、方向错误时烧坏核心板的问题，可让使用者快速简单进行产品开发，降低开发和维护成本，在设计aiot、智能识别、深度学习等领域产品时，能够快速根据不同应用场合做出设计时。
[0052]
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0053]
在本实用新型中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
[0054]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0055]
需要说明的是，在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于
第二特征。
[0056]
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。