一种WAT测试机和WAT测试系统的制作方法

专利2025-01-12  33


本技术涉及晶圆测试,特别是涉及一种wat测试机和wat测试系统。


背景技术:

1、近年来,在国家的大力倡导和支持下,半导体技术得到迅速发展。在半导体芯片的生产过程中,晶圆允收测试(wafer acceptance test,wat),位于晶圆完成制作工艺流程之后,晶圆测试之前,以测量特定结构的电性参数,检验制造过程的质量、稳定性和工艺平台的电性规格等是否满足要求。

2、传统的wat测试采用的是串行测试方式,在测试参数较多的情况下,由于串行测试,会需要大量的测试时间,不利于产能的提升。

3、因此,如何缩短测试时间以提升芯片的产能是本领域技术人员亟需要解决的。


技术实现思路

1、本实用新型的目的是提供一种wat测试机和wat测试系统,以解决现有的串行测试花费大量的测试时间不利于产能的提升问题。

2、为解决上述技术问题,本实用新型提供一种wat测试机,包括多级联fpga和至少两个源表,所述多级联fpga包括首级fpga和下一级fpga;

3、上位机与所述首级fpga连接;

4、所述首级fpga连接下一级fpga,其中,所述下一级fpga的同级联内的fpga数量为多个,且所述下一级fpga至少为一个级联;

5、各所述下一级fpga分别对应连接所述源表。

6、优选地,所述上位机与所述首级fpga连接,包括:

7、通过交换机连接所述上位机与所述首级fpga。

8、优选地,所述上位机与所述首级fpga连接,包括:

9、通过信号接口连接所述上位机与所述首级fpga;

10、对应地,所述信号接口包括电光转换模块和光电转换模块;

11、所述电光转换模块的一端连接所述上位机,另一端连接所述光电转换模块的一端;

12、所述光电转换模块的另一端连接所述首级fpga。

13、优选地,还包括开关转换单元;

14、所述开关转换单元的第一端用于接收外部输入信号;

15、所述开关转换单元的第二端连接各所述下一级fpga连接的所述源表。

16、优选地,各所述首级fpga对应与所述首级fpga的下一级fpga连接。

17、优选地,各所述源表之间通过同步线进行连接。

18、优选地,还包括显示装置;

19、各所述源表均与所述显示装置连接。

20、优选地,还包括提示装置;

21、所述提示装置与所述显示装置连接,用于输出提示信息。

22、为解决上述技术问题,本实用新型还提供一种wat测试系统,包括上述所述的wat测试机。

23、本实用新型所提供的一种wat测试机,包括多级联fpga和至少两个源表,多级联fpga包括首级fpga和下一级fpga;上位机与首级fpga连接;首级fpga连接下一级fpga,其中,下一级fpga的同级联内的fpga数量为多个,且下一级fpga至少为一个级联;各下一级fpga分别对应连接源表。该装置通过多级联fpga的首级fpga连接下一级fpga的方式,下一级fpga与对应连接各源表,以进行并行的连接,可以进行并行的同步测试,节省测试过程需要的时间,提高测试效率,提升晶圆测试的产能。

24、本实用新型还提供了一种wat测试系统,具有与上述wat测试装置相同的有益效果。



技术特征:

1.一种wat测试机,其特征在于,包括多级联fpga和至少两个源表(4),所述多级联fpga包括首级fpga(2)和下一级fpga(3);

2.根据权利要求1所述的wat测试机,其特征在于,所述上位机(1)与所述首级fpga(2)连接,包括:

3.根据权利要求1所述的wat测试机,其特征在于,所述上位机(1)与所述首级fpga(2)连接,包括:

4.根据权利要求1至3任意一项所述的wat测试机,其特征在于,还包括开关转换单元(6);

5.根据权利要求1所述的wat测试机,其特征在于,各所述首级fpga(2)对应与所述首级fpga(2)的下一级fpga(3)连接。

6.根据权利要求4所述的wat测试机,其特征在于,各所述源表(4)之间通过同步线进行连接。

7.根据权利要求4所述的wat测试机,其特征在于,还包括显示装置;

8.根据权利要求4所述的wat测试机,其特征在于,还包括提示装置;

9.一种wat测试系统,其特征在于,包括上述权利要求1至8任意一项所述的wat测试机。


技术总结
本技术公开了一种WAT测试机和WAT测试系统,适用于晶圆测试技术领域。包括多级联FPGA和至少两个源表,多级联FPGA包括首级FPGA和下一级FPGA;上位机与首级FPGA连接;首级FPGA连接下一级FPGA,其中,下一级FPGA的同级联内的FPGA数量为多个,且下一级FPGA至少为一个级联;各下一级FPGA分别对应连接源表。该装置通过多级联FPGA的首级FPGA连接下一级FPGA的方式,下一级FPGA与对应连接各源表,以进行并行的连接,可以进行并行的同步测试,节省测试过程需要的时间,提高测试效率,提升晶圆测试的产能。

技术研发人员:廉哲,杨帆,徐立,潘朝松,曹勋
受保护的技术使用者:苏州联讯仪器股份有限公司
技术研发日:20230926
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/read-1814762.html

最新回复(0)