本申请涉及显示，具体涉及一种阵列基板、液晶显示面板。
背景技术：
1、请参阅图1，现有液晶显示面板的子像素为4像素畴三栅极架构时，任一子像素仅包括一第一像素电极40、以及用于驱动第一像素电极40的第一薄膜晶体管10，第一薄膜晶体管10分别与一数据线4、一扫描线5电连接，产品的视角差，同时现有的8像素畴三栅极架构由于像素电极与扫描线的重叠面积小，导致预充效果差且充电率低。
2、因此，亟需提供一种新型的8像素畴三栅极架构来提升充电率，现有阵列基板存在子像素的充电率低的技术问题。
技术实现思路
1、本申请实施例提供一种阵列基板、液晶显示面板，阵列基板、液晶显示面板均包括一种新型的8像素畴三栅极架构，可以缓解现有阵列基板存在子像素的充电率低的技术问题。
2、本申请实施例提供一种阵列基板，包括多条沿第一方向延伸的扫描线、多条沿第二方向延伸的数据线、以及多个子像素，所述第一方向与所述第二方向相交，所述子像素包括主像素区、次像素区、以及控制区，沿所述第一方向，所述主像素区与所述次像素区分别设置于所述数据线的两侧，在任一所述子像素内，所述控制区设置于相邻所述主像素区与所述次像素区之间；
3、所述控制区内至少设置有第一薄膜晶体管、第二薄膜晶体管，所述子像素还包括像素电极，所述像素电极包括位于所述主像素区的第一像素电极、位于所述次像素区的第二像素电极，所述第一薄膜晶体管控制所述主像素区的所述第一像素电极，所述第二薄膜晶体管控制所述次像素区的所述第二像素电极；
4、其中，任一所述扫描线包括相互并联设置的第一走线、第二走线，所述第一走线控制所述第一薄膜晶体管，所述第二走线控制所述第二薄膜晶体管，所述子像素位于相邻所述第一走线与所述第二走线之间，沿所述阵列基板的膜厚方向，所述第一走线与所述像素电极异层且重叠设置，所述第二走线与所述像素电极异层且重叠设置。
5、可选的，在本申请的一些实施例中，所述第一薄膜晶体管包括第一源极、第一漏极、第一栅极，所述第二薄膜晶体管包括第二源极、第二漏极、第二栅极，所述第一源极、所述第二源极分别与同一所述数据线电连接，所述第一漏极与所述第一像素电极电连接，所述第二漏极与所述第二像素电极电连接，所述第一栅极与所述第一走线电连接，所述第二栅极与所述第二走线电连接，其中，所述第一薄膜晶体管与所述第二薄膜晶体管分别位于所述数据线的两侧，所述第一源极的开口朝向与所述第二源极的开口朝向相反。
6、可选的，在本申请的一些实施例中，所述控制区内还设有第三薄膜晶体管，所述主像素区设置有共享电极，所述第三薄膜晶体管包括第三源极、第三漏极、第三栅极，所述第三栅极与所述第二走线电连接，所述第三源极与所述第一漏极电连接，所述第三漏极连接所述子像素的共享电极。
7、可选的，在本申请的一些实施例中，所述第一像素电极包括像素主干、与所述像素主干相连的像素分支，在所述阵列基板的膜厚方向上，所述共享电极至少部分与所述像素主干重叠设置。
8、可选的，在本申请的一些实施例中，沿所述阵列基板的膜厚方向，在任一所述子像素内，所述第一像素电极的总面积大于所述第二像素电极的总面积。
9、可选的，在本申请的一些实施例中，任一所述子像素的所述像素电极包括八个像素畴，其中，所述主像素区包括四个第一像素畴，所述次像素区包括另外四个第二像素畴，所述主像素区的四个所述第一像素畴的面积相等，所述次像素区的四个所述第二像素畴的面积相等，所述第一像素畴的面积大于所述第二像素畴的面积。
10、可选的，在本申请的一些实施例中，所述第一走线与所述像素电极的重叠面积为第一面积，所述第二走线与所述像素电极的重叠面积为第二面积，所述第一面积等于所述第二面积。
11、可选的，在本申请的一些实施例中，所述阵列基板还包括孤岛电极，所述孤岛电极的制备材料包括遮光材料，所述孤岛电极与所述第一栅极、第二栅极、第三栅极中的至少一者同层设置，在所述阵列基板的膜厚方向上，所述孤岛电极与所述第一漏极、所述第二漏极中的至少一者部分重叠设置。
12、可选的，在本申请的一些实施例中，所述阵列基板还包括屏蔽电极，所述屏蔽电极与所述像素电极同层设置，在所述阵列基板的膜厚方向上，所述屏蔽电极至少覆盖所述数据线设置。
13、本申请实施例提供一种液晶显示面板，所述液晶显示面板包括上述任一项所述的阵列基板。
14、有益效果：将扫描线分为并联设置的第一走线、第二走线，第一走线控制第一薄膜晶体管，第二走线控制第二薄膜晶体管、第三薄膜晶体管，所述子像素位于相邻所述第一走线与所述第二走线之间，所述第一走线、所述第二走线均与像素电极在膜厚方向上异层设置且存在重叠区域，增大了扫描线与像素电极的正对面积，从而增大了扫描线与像素电极之间的耦合电容，进而对像素电极进行预充电，提升了充电率，缓解了现有阵列基板存在子像素的充电率低的技术问题。
1.一种阵列基板，包括多条沿第一方向延伸的扫描线、多条沿第二方向延伸的数据线、以及多个子像素，所述第一方向与所述第二方向相交，其特征在于，所述子像素包括主像素区、次像素区、以及控制区，沿所述第一方向，所述主像素区与所述次像素区分别设置于所述数据线的两侧，在任一所述子像素内，所述控制区设置于相邻所述主像素区与所述次像素区之间；
2.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管包括第一源极、第一漏极、第一栅极，所述第二薄膜晶体管包括第二源极、第二漏极、第二栅极，所述第一源极、所述第二源极分别与同一所述数据线电连接，所述第一漏极与所述第一像素电极电连接，所述第二漏极与所述第二像素电极电连接，所述第一栅极与所述第一走线电连接，所述第二栅极与所述第二走线电连接，其中，所述第一薄膜晶体管与所述第二薄膜晶体管分别位于所述数据线的两侧，所述第一源极的开口朝向与所述第二源极的开口朝向相反。
3.如权利要求2所述的阵列基板，其特征在于，所述控制区内还设有第三薄膜晶体管，所述主像素区设置有共享电极，所述第三薄膜晶体管包括第三源极、第三漏极、第三栅极，所述第三栅极与所述第二走线电连接，所述第三源极与所述第一漏极电连接，所述第三漏极连接所述子像素的共享电极。
4.如权利要求3所述的阵列基板，其特征在于，所述第一像素电极包括像素主干、与所述像素主干相连的像素分支，在所述阵列基板的膜厚方向上，所述共享电极至少部分与所述像素主干重叠设置。
5.如权利要求4所述的阵列基板，其特征在于，沿所述阵列基板的膜厚方向，在任一所述子像素内，所述第一像素电极的总面积大于所述第二像素电极的总面积。
6.如权利要求5所述的阵列基板，其特征在于，任一所述子像素的所述像素电极包括八个像素畴，其中，所述主像素区包括四个第一像素畴，所述次像素区包括另外四个第二像素畴，所述主像素区的四个所述第一像素畴的面积相等，所述次像素区的四个所述第二像素畴的面积相等，所述第一像素畴的面积大于所述第二像素畴的面积。
7.如权利要求1所述的阵列基板，其特征在于，所述第一走线与所述像素电极的重叠面积为第一面积，所述第二走线与所述像素电极的重叠面积为第二面积，所述第一面积等于所述第二面积。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括孤岛电极，所述孤岛电极的制备材料包括遮光材料，所述孤岛电极与所述第一栅极、第二栅极、第三栅极中的至少一者同层设置，在所述阵列基板的膜厚方向上，所述孤岛电极与所述第一漏极、所述第二漏极中的至少一者部分重叠设置。
9.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括屏蔽电极，所述屏蔽电极与所述像素电极同层设置，在所述阵列基板的膜厚方向上，所述屏蔽电极至少覆盖所述数据线设置。
10.一种液晶显示面板，其特征在于，所述液晶显示面板包括如权利要求1至9任一项所述的阵列基板。
