本技术涉及显示，尤其涉及一种半导体器件及电子器件。
背景技术：
1、目前，将像素、驱动、多路复用、控制、逻辑等ic(integrated circuit)电路集成在玻璃基板上(system on glass，sog)可以提高半导体器件集成度、降低对ic芯片的依赖性；然而，为了实现sog需要提高传统薄膜晶体管(thin film transistor，tft)的集成度、最大工作频率、电流密度以及迁移率。
技术实现思路
1、本技术提供一种半导体器件及电子器件，用以提高半导体器件的载流子迁移率。
2、为实现上述功能，本技术提供的技术方案如下：
3、本技术实施例提供一种半导体器件，包括：
4、衬底基板；
5、多个晶体管，设于所述衬底基板上，所述晶体管包括有源部；
6、其中，至少两个所述晶体管中的所述有源部设置在同一晶粒内。
7、可选地，在一实施例中，所述半导体器件包括多个所述晶粒，每一所述晶粒包括相连接的第一边界和第二边界，所述第一边界的延长方向和第一方向平行，所述第二边界的延长方向和第二方向平行，所述第一方向和所述第二方向的夹角大于0，且小于或等于90度；
8、其中，所述第一边界的长度大于所述第二边界的长度，所述有源部的延伸方向和所述第一方向平行。
9、可选地，在一实施例中，所述晶粒内至少两个所述晶体管的有源部在所述第一方向或在所述第二方向上间隔设置。
10、可选地，在一实施例中，所述半导体器件包括第一晶粒、第一晶体管和第二晶体管，所述第一晶体管包括第一有源部，所述第二晶体管包括第二有源部，所述第一有源部和所述第二有源部均设于所述第一晶粒内；
11、所述第一晶体管的栅极和所述第二晶体管的栅极均连接第一节点，所述第一晶体管的第一电极连接第一电位线，所述第一晶体管的第二电极和所述第二晶体管的第一电极均连接第二节点，所述第二晶体管的第二电极连接低第二电位线。
12、可选地，在一实施例中，所述半导体器件还包括第三晶体管、第四晶体管、第五晶体管以及第六晶体管；
13、所述第三晶体管的栅极和所述第六晶体管的栅极均连接第三节点，所述第四晶体管的栅极和所述第五晶体管的栅极均连接第四节点，所述第五晶体管的第一电极和所述第六晶体管的第一电极均连接所述第一电位线，所述第三晶体管的第一电极、所述第五晶体管的第二电极以及所述第六晶体管的第二电极均连接所述第一节点，所述第三晶体管的第二电极连接所述第四晶体管的第一电极，所述第四晶体管的第二电极连接第二电位线；
14、其中，所述第三晶体管包括第三有源部，所述第四晶体管包括第四有源部，所述第五晶体管包括第五有源部，所述第六晶体管包括第六有源部，所述第三有源部、所述第四有源部、所述第五有源部以及所述第六有源部中的至少两者位于同一晶粒内。
15、可选地，在一实施例中，所述半导体器件还包括与所述第一晶粒并列设置的第二晶粒，所述第三有源部、所述第四有源部、所述第五有源部以及所述第六有源部均设于所述第二晶粒内；
16、其中，所述第三有源部和所述第四有源部沿所述第一方向间隔设置，所述第五有源部和所述第六晶体管沿所述第一方向间隔设置，所述第三有源部和所述第五有源部沿所述第二方向间隔设置，所述第四有源部和所述第六晶体管沿所述第二方向间隔设置。
17、可选地，在一实施例中，所述半导体器件还包括第三晶粒和第四晶粒，所述第一晶粒、所述第三晶粒和所述第四晶粒沿所述第二方向并列设置，所述第三有源部和所述第四有源部设于所述第三晶粒内，所述第五有源部和所述第六有源部设于所述第四晶粒内；
18、其中，所述第三有源部和所述第四有源部沿所述第一方向间隔设置，所述第五有源部和所述第六有源部沿所述第一方向间隔设置。
19、可选地，在一实施例中，所述半导体器件还包括第七晶体管、第八晶体管、第九晶体管以及第十晶体管，所述第七晶体管的栅极和所述第十晶体管的栅极均连接第五节点，所述第八晶体管的栅极和所述第九晶体管的栅极均连接第六节点，所述第七晶体管的第一电极和所述第八晶体管的第一电极均连接第一电位线，所述第七晶体管的第二电极、所述第八晶体管的第二电极以及所述第九晶体管的第一电极均连接第七节点，所述第九晶体管的第二电极连接所述第十晶体管的第一电极，所述第十晶体管的第二电极所述第二电位线；
20、其中，所述第七晶体管包括第七有源部，所述第八晶体管包括第八有源部，所述第九晶体管包括第九有源部，所述第十晶体管包括第十有源部，所述第七有源部、所述第八有源部、所述第九有源部以及所述第十有源部中的至少两者位于同一晶粒内。
21、可选地，在一实施例中，所述半导体器件还包括第五晶粒，所述第七有源部、所述第八有源部、所述第九有源部以及所述第十有源部均设于所述第五晶粒内；
22、其中，所述第七有源部和所述第八有源部沿所述第一方向间隔设置，所述第九有源部和所述第十有源部沿所述第一方向间隔设置，所述第七有源部和所述第九有源部沿所述第二方向间隔设置，所述第八有源部和所述第十有源部沿所述第二方向间隔设置。
23、可选地，在一实施例中，所述半导体器件还包括第六晶粒和第七晶粒，所述第六晶粒和所述第七晶粒沿所述第二方向并列设置，所述第七有源部和所述第八有源部设于所述第六晶粒内，所述第九有源部和所述第十有源部设于所述第七晶粒内；
24、其中，所述第七有源部和所述第八有源部沿所述第一方向间隔设置，所述第九有源部和所述第十有源部沿所述第一方向间隔设置。
25、可选地，在一实施例中，所述半导体器件还包括第八晶粒和第九晶粒，所述第八晶粒和所述第九晶粒沿所述第二方向并列设置，所述第九有源部和所述第七有源部设于所述第八晶粒内，所述第八有源部和所述第十有源部设于所述第九晶粒内；
26、其中，所述第九有源部、所述第七有源部、所述第八有源部和所述第十有源部沿所述第二方向并列设置。
27、可选地，在一实施例中，所述半导体器件还包括第十一晶体管、第十二晶体管以及第十三晶体管，所述第十一晶体管的栅极和所述第十一晶体管的第一电极均连接第一电位线，所述第十二晶体管的栅极连接第一输入端，所述第十三晶体管的栅极连接第二输入端，所述第十一晶体管的第二电极和所述第十二晶体管的第一电极均连接输出端，所述第十三晶体管的第一电极连接所述第十二晶体管的第二电极，所述第十三晶体管的第二电极连接地线；
28、其中，所述第十一晶体管包括第十一有源部，所述第十二晶体管包括第十二有源部，所述第十三晶体管包括第十三有源部，所述第十一有源部、所述第十二有源部以及所述第十三有源部中的至少两者位于同一晶粒内。
29、可选地，在一实施例中，所述半导体器件还包括第十晶粒，所述第十一有源部、所述第十二有源部以及所述第十三有源部均设于所述第十晶粒内；
30、其中，所述第十一有源部和所述第十二有源部沿所述第一方向间隔设置，所述第十二有源部和所述第十三有源部沿所述第二方向间隔设置。
31、可选地，在一实施例中，所述半导体器件还包括第十一晶粒和第十二晶粒，所述第十一晶粒和所述第十二晶粒沿所述第一方向并列设置，所述第十一有源部和所述第十二有源部设于所述第十一晶粒内，所述第十三有源部设于所述第十二晶粒内；
32、其中，所述第十一有源部、所述第十二有源部以及所述第十三有源部沿所述第一方向并列设置。
33、本技术实施例提供一种电子器件，所述电子器件包括上述任一所述的半导体器件。
34、本技术实施例的有益效果：本技术实施例提供了一种半导体器件及电子器件，所述半导体器件包括衬底基板和多个晶体管，多个所述晶体管设于所述衬底基板上，所述晶体管包括有源部；其中，本技术实施例通过将至少两个所述晶体管中的所述有源部设置在同一晶粒内，从而使得多个晶体管的有源部中均不存在晶粒边界，提升半导体器的载流子迁移率，进而提高电子器件的电学性能。
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个所述晶粒，每一所述晶粒包括相连接的第一边界和第二边界，所述第一边界的延长方向和第一方向平行，所述第二边界的延长方向和第二方向平行，所述第一方向和所述第二方向的夹角大于0，且小于或等于90度；
3.根据权利要求2所述的半导体器件，其特征在于，所述晶粒内至少两个所述晶体管的有源部在所述第一方向或在所述第二方向上间隔设置。
4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件包括第一晶粒、第一晶体管和第二晶体管，所述第一晶体管包括第一有源部，所述第二晶体管包括第二有源部，所述第一有源部和所述第二有源部均设于所述第一晶粒内；
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括第三晶体管、第四晶体管、第五晶体管以及第六晶体管；
6.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件还包括与所述第一晶粒并列设置的第二晶粒，所述第三有源部、所述第四有源部、所述第五有源部以及所述第六有源部均设于所述第二晶粒内；
7.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件还包括第三晶粒和第四晶粒，所述第一晶粒、所述第三晶粒和所述第四晶粒沿所述第二方向并列设置，所述第三有源部和所述第四有源部设于所述第三晶粒内，所述第五有源部和所述第六有源部设于所述第四晶粒内；
8.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括第七晶体管、第八晶体管、第九晶体管以及第十晶体管，所述第七晶体管的栅极和所述第十晶体管的栅极均连接第五节点，所述第八晶体管的栅极和所述第九晶体管的栅极均连接第六节点，所述第七晶体管的第一电极和所述第八晶体管的第一电极均连接第一电位线，所述第七晶体管的第二电极、所述第八晶体管的第二电极以及所述第九晶体管的第一电极均连接第七节点，所述第九晶体管的第二电极连接所述第十晶体管的第一电极，所述第十晶体管的第二电极连接第二电位线；
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括第五晶粒，所述第七有源部、所述第八有源部、所述第九有源部以及所述第十有源部均设于所述第五晶粒内；
10.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括第六晶粒和第七晶粒，所述第六晶粒和所述第七晶粒沿所述第二方向并列设置，所述第七有源部和所述第八有源部设于所述第六晶粒内，所述第九有源部和所述第十有源部设于所述第七晶粒内；
11.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括第八晶粒和第九晶粒，所述第八晶粒和所述第九晶粒沿所述第二方向并列设置，所述第九有源部和所述第七有源部设于所述第八晶粒内，所述第八有源部和所述第十有源部设于所述第九晶粒内；
12.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括第十一晶体管、第十二晶体管以及第十三晶体管，所述第十一晶体管的栅极和所述第十一晶体管的第一电极均连接第一电位线，所述第十二晶体管的栅极连接第一输入端，所述第十三晶体管的栅极连接第二输入端，所述第十一晶体管的第二电极和所述第十二晶体管的第一电极均连接输出端，所述第十三晶体管的第一电极连接所述第十二晶体管的第二电极，所述第十三晶体管的第二电极连接地线；
13.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括第十晶粒，所述第十一有源部、所述第十二有源部以及所述第十三有源部均设于所述第十晶粒内；
14.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括第十一晶粒和第十二晶粒，所述第十一晶粒和所述第十二晶粒沿所述第一方向并列设置，所述第十一有源部和所述第十二有源部设于所述第十一晶粒内，所述第十三有源部设于所述第十二晶粒内；
15.一种电子器件，其特征在于，所述电子器件包括权利要求1-14中任意一项所述的半导体器件。
