本发明涉及芯片焊料烧结，尤其涉及一种纳米级银烧结方法、芯片及焊接设备。
背景技术：
1、近年来，芯片产业发展迅猛，由于芯片具有高密度、高性能、高可靠性、重量轻、体积小等特点被广泛应用在航空航天、军事通信、新能源汽车等关键领域。在芯片焊接技术中金属烧结技术是芯片焊接领域的重要焊接工艺，在电子汽车、大功率器件（igbt）以及led焊接中的应用越来越广泛，尤其是在大功率器件中。
2、采用钎焊进行芯片焊接是常用的芯片焊接技术之一。传统的钎焊工艺应用在大功率器件焊接时，是通过在连接界面形成金属化合物层以使芯片与基板互联，软钎焊料合金层是目前常用的金属化合物层。目前，常用的软钎焊料（锡合金焊料是常用的软钎焊料）为含铅钎料或者无铅钎料，其熔点基本在300℃以下。采用软钎焊工艺的大功率器件结温一般低于150℃，当应用于结温为175～200 ℃ 甚至200 ℃以上的工况时，其连接界面性能会急剧退化，影响大功率器件工作的可靠性。基于此，传统的软钎焊工艺应用在igbt及led时，不能保证igbt及led的可靠性，从而影响应用igbt及led设备的使用寿命。鉴于此，对芯片焊接工艺提出了较大难题/挑战。
3、银具有较好的导电和散热性能，在焊接中应用较为广泛。国内外多个研究者致力于改善焊接设备及工艺，以适应采用银膏进行大功率器件的芯片焊接需求。例如，现有技术公开了一种银烧结设备和一种纳米银焊膏低温大面积均匀烧结方法。但是，发明人发现，上述现有技术中的设备结构不适用于大型生产车间，不仅无法与现有的自动化生产线相匹配，而且焊接结果无法进一步适用当前大功率器件的使用要求及工作环境，低温烧结耗时长，难以满足量产需求。且目前对纳米银膏的焊接技术研究较少，因此，亟待提出一种纳米级银膏烧结焊接工艺方法及焊接炉设备以解决上述技术问题。
技术实现思路
1、本发明的目的在于提供一种纳米级银烧结方法、芯片及焊接设备，以解决现有技术的焊接结果无法进一步适用当前大功率器件的使用要求及工作环境，难以满足量产需求等缺陷。
2、第一方面，本发明提供一种纳米级银烧结方法，包括如下步骤：
3、s10、在基板上涂刷预设厚度的银膏；
4、作为一种可能的实现方式，采用丝网印刷、涂敷或喷涂工艺在基板上涂刷预设厚度的银膏，预设厚度为60-100μm；和/或，在基板上涂刷预设厚度的银膏之前，纳米级银烧结方法还包括：取出银膏并置于容器内，盛装有银膏的容器静置在空气中，按照预设速度搅拌银膏，直至银膏回温至室温；清洗并烘干基板以及芯片。
5、s11、将涂刷有预设厚度银膏的基板放置在惰性气体环境中，按照烘干参数进行烘干处理，烘干参数包括烘干温度和烘干时间；
6、作为一种可能的实现方式，烘干温度为110℃～130℃，烘干时间为3min～5min。
7、s12、将芯片按照压接参数压接到基板的预设位置，以获得压接体；压接参数至少包括压接力；
8、作为一种可能的实现方式，压接力为5kg～10kg。
9、s13、将压接体放置在第一舱体内，并按照预热参数预热压接体，预热参数包括预热温度、升温速率和预热时间；
10、作为一种可能的实现方式，预热温度为120℃～140℃，预热时间为3min～20min，升温速率为3℃/s。
11、s14、从第一舱体中取出压接体，并在压接体所包括的芯片表面依次覆特氟龙膜以及石墨垫，以获得覆膜压接体；
12、作为一种可能的实现方式，定义芯片的厚度为t1，石墨垫的厚度为t2，t2=(t1-5μm)～(t1-1μm)。
13、s15、将覆膜压接体置入第二舱体内，并按照烧结参数烧结压接体，烧结参数包括烧结温度、烧结时间以及施加在覆膜压接体上的烧结压力；
14、作为一种可能的实现方式，烧结温度为220℃～280℃，烧结时间为3min～5min，烧结压力为15mpa～30mpa。
15、作为一种可能的实现方式，s15具体包括如下子步骤：
16、s150. 对第二舱体进行抽真空处理，直至真空度达到1mbar；
17、s151. 向第二舱体通入惰性气体，直至达到标准大气压，此时，第二舱体内的氧气浓度为50 ppm～150ppm，惰性气体的充填速率为30l/min～55 l/min；
18、s152. 配置第二舱体的升温速率为3℃/s～5℃/s，控制第二舱体按照升温速率温度升至230℃～250℃；
19、s153. 设置下压头的压力为15mpa～30 mpa，该压力为烧结压力，压接时间为3min～5min，下压头的温度为230℃～280℃。
20、作为一种可能的实现方式，下压头为多个，且能够上下往复伸缩3mm～8mm，在一个烧结周期内，能够进行多块基板与芯片的烧结。
21、s16、依次取下石墨垫和特氟龙膜，以获得烧结体；
22、s17、将烧结体置入第三舱体内，并按照冷却参数冷却烧结体，冷却参数包括冷却速度和目标冷却温度；
23、作为一种可能的实现方式，冷却速度为3℃/s～5℃/s，目标冷却温度小于或等于45℃。
24、s18、检测达到目标冷却温度的烧结体，检测参数至少包括空洞率、推拉力和银层厚度。
25、第二方面，本发明提供一种芯片，采用第一方面提供的纳米级银烧结方法烧结形成，芯片与基板之间的银层空洞率小于等于1%；银层厚度为26μm～29μm，误差小于等于3μm；推拉力大于等于130kg；翘曲度小于等于0.3mm。
26、第三方面，本发明提供一种焊接设备，用于执行第一方面提供的纳米级银烧结方法。
27、与现有技术相比，本发明所产生的有益效果在于：
28、1. 本发明提供的纳米级银烧结方法，将热压工艺与焊接工艺相结合，烧结时间短、效率高，且在一个烧结周期内，能够进行多块基板与芯片的烧结，提升了焊接的整体效率，能够适应批量化生产。
29、2. 本发明提供的纳米级银烧结方法，采用银膏在空气中回温、惰性气体环境中烘干、第一舱体预热、第二舱体快速升温等技术相结合，能够最大程度减少银膏中的孔洞，提高烧结质量。
30、3. 本发明提供的纳米级银烧结方法、焊接设备，采用压头热压与辐射加热的方式同时提供烧结所需的热量，能够达到快速升温的效果，提升焊接质量，降低甚至消除焊接空洞率。
31、4. 本发明提供的纳米级银烧结方法，芯片与基板之间的银膏层在压力条件下进行烧结，相较于现有技术，本发明烧结时间短且助焊剂排出充分，极大的提高了焊接效率与焊接质量，填补了纳米银烧结技术空白。
32、5. 本发明提供的纳米级银烧结方法，在芯片表面覆特氟龙膜，特氟龙膜上面覆石墨垫，在压力作用下可以使基板上每个芯片的受力均匀，提高芯片焊接的平整度及一致性。
33、6. 本发明提供的纳米级银烧结方法采用纳米级银，纳米级银的颗粒度更细，烧结后空洞率极低，采用纳米级银烧结芯片的焊接功率模块能够适应大电压、大电流，且散热性较强，转化效率更高，能够有效降低损耗。
1.一种纳米级银烧结方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的纳米级银烧结方法，其特征在于，所述s10中，采用丝网印刷、涂敷或喷涂工艺在所述基板上涂刷预设厚度的银膏，所述预设厚度为60-100μm；和/或，
3.根据权利要求1所述的纳米级银烧结方法，其特征在于，所述s11中，所述烘干温度为110℃～130℃，所述烘干时间为3min～5min；
4.根据权利要求1所述的纳米级银烧结方法，其特征在于，定义所述芯片的厚度为t1，所述石墨垫的厚度为t2，t2=(t1-5μm)～(t1-1μm)。
5.根据权利要求1所述的纳米级银烧结方法，其特征在于，所述烧结温度为220℃～280℃，所述烧结时间为3min～5min，所述烧结压力为15mpa～30mpa。
6.根据权利要求1所述的纳米级银烧结方法，其特征在于，所述冷却速度为3℃/s～5℃/s，所述目标冷却温度小于或等于45℃。
7.根据权利要求1所述的纳米级银烧结方法，其特征在于，所述s15具体包括如下步骤：
8.根据权利要求7所述的纳米级银烧结方法，其特征在于，所述下压头为多个，且能够上下往复伸缩3mm～8mm，在一个烧结周期内，能够进行多块基板与芯片的烧结。
9.一种芯片，其特征在于，采用权利要求1至8任一项所述纳米级银烧结方法烧结形成；所述芯片与基板之间的银层空洞率小于等于1%；银层厚度为26μm～29μm，误差小于等于3μm；推拉力大于等于130kg；翘曲度小于等于0.3mm。
10.一种焊接设备，其特征在于，用于执行权利要求1至8任一项所述的纳米级银烧结方法。
