本技术涉及半导体，特别是涉及一种半导体器件及其制造方法、电子设备。
背景技术：
1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。
2、为了尽可能降低产品的成本，人们希望在有限的基底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。
技术实现思路
1、基于此，本技术提供一种半导体器件及其制造方法、电子设备。
2、一种半导体器件，包括存储单元；
3、所述存储单元包括：写入晶体管和读取晶体管；
4、所述写入晶体管包括沿第二方向延伸的写入栅极、依次环绕所述写入栅极的写入栅介质层以及写入沟道层，且所述写入沟道层连接写入位线；
5、所述读取晶体管与所述写入晶体管沿第一方向依次排列，所述读取晶体管包括读取沟道层、第一栅介质层、读取浮栅、第二栅介质层以及读取控制栅，所述读取沟道层呈环形，所述第一栅介质层和所述读取浮栅依次环绕所述读取沟道层的外侧壁设置，所述第二栅介质层以及所述读取控制栅在第三方向上依次位于所述读取浮栅的外侧壁；其中，所述读取浮栅连接所述写入沟道层，且所述读取浮栅与所述写入位线在所述第一方向上间隔设置，所述第一方向、所述第二方向以及所述第三方向两两相交。
6、在其中一个实施例中，所述半导体器件还包括：
7、基底，所述存储单元堆叠设置于所述基底上，所述第二方向垂直于所述基底，所述第一方向与所述第三方向平行于所述基底；
8、堆叠层，位于所述基底上，且包括交替堆叠的第一介质层与第二介质层；
9、第一孔，包括第一通孔以及多个相互间隔的第一侧向孔，所述第一通孔沿第二方向贯穿所述堆叠层，多个相互间隔的第一侧向孔由所述第一通孔向多个所述第二介质层凹陷，所述第一侧向孔与所述第一通孔连通，所述读取浮栅、第一栅介质层以及读取沟道层依次设置于所述第一侧向孔内；
10、第二孔，与所述第一孔沿第一方向依次排列，包括第二通孔以及多个相互间隔的第二侧向孔，所述第一通孔沿第二方向贯穿所述堆叠层，多个相互间隔的所述第二侧向孔由所述第二通孔向多个所述第二介质层凹陷，所述第二侧向孔与所述第二通孔连通，且所述第二侧向孔连通所述第一侧向孔，所述写入沟道层以及写入栅介质层依次设置于所述第二侧向孔；
11、写入字线，位于所述第二通孔内，且在所述第二方向堆叠的多个所述写入晶体管的所述写入栅极是所述写入字线的一部分；
12、第三孔，沿第二方向贯穿所述堆叠层，位于在所述第三方向上相邻的两个所述第一孔之间，且所述第三孔与所述第一孔间隔设置；
13、读取字线，位于所述第三孔内，在所述第二方向堆叠的多个所述读取晶体管的所述读取控制栅是所述读取字线的一部分，且所述读取字线在所述第三方向上位于相邻的读取晶体管之间。
14、在其中一个实施例中，所述半导体器件还包括：
15、参考信号线，位于所述第一通孔内，所述读取沟道层环绕所述参考信号线的外侧壁，所述第一栅介质层环绕所述读取沟道层的外侧壁，且所述第一栅介质层在第一方向上远离所述写入晶体管的区域具有第一开口，所述读取浮栅环绕所述第一栅介质层的外侧壁且与所述参考信号线绝缘设置，且所述读取浮栅在第一方向上远离所述写入晶体管的一侧具有第二开口，所述第一开口和第二开口露出所述读取沟道层；
16、第一槽，位于所述第一孔远离所述第二孔的一侧，沿第三方向延伸，且所述第一槽包括第一隔离槽以及多个在所述第二方向上相互间隔的第一侧向槽，所述第一隔离槽沿所述第二方向贯穿所述堆叠层，多个相互间隔的第一侧向槽由所述第一隔离槽侧向延伸，且所述第一侧向槽露出所述第一开口和第二开口对应区域的所述读取沟道层；
17、读取位线，位于所述第一侧向槽内，且与所述第一侧向槽露出的所述读取沟道层连接。
18、在其中一个实施例中，所述第二栅介质层包括位于所述第三孔的孔内壁的栅绝缘层，所述栅绝缘层环绕所述读取字线的侧壁。
19、在其中一个实施例中，所述第一栅介质层还位于所述第一通孔的侧壁以及底部。
20、在其中一个实施例中，所述参考信号线包括延伸部与凸起部，所述延伸部位于所述第一通孔内，所述凸起部位于所述第一侧向孔内。
21、在其中一个实施例中，
22、所述第一侧向槽露出第二开口对应区域的读取浮栅；
23、所述半导体器件还包括：
24、第一隔离结构，位于所述第一介质层之间，且位于所述读取位线与所述读取浮栅之间，且所述第一隔离结构遮挡所述第一侧向槽露出的所述读取浮栅，以使得所述读取浮栅与所述读取位线隔离。
25、在其中一个实施例中，
26、在第一方向相邻的两个存储单元镜像对称设置；
27、所述半导体器件还包括第二隔离结构，所述第二隔离结构位于所述第一隔离槽内，且所述第二隔离结构将相邻的两个存储单元对应的所述读取位线隔离。
28、在其中一个实施例中，所述半导体器件还包括：
29、第二槽，位于所述第二孔的在第一方向上远离所述第一孔的一侧，且沿第三方向延伸，所述第二槽包括第二隔离槽以及多个在第二方向相互间隔的第二侧向槽，所述第二隔离槽沿第二方向贯穿所述堆叠层，多个相互间隔的第二侧向槽由第二隔离槽侧向延伸至所述写入沟道层；
30、写入位线，位于所述第二侧向槽内；
31、第三隔离结构，位于所述第二隔离槽内；所述第三隔离结构将相邻的两个存储单元对应的所述写入位线隔离。
32、上述半导体器件中，在读取晶体管与写入晶体管沿第一方向排列的同时，读取字线形成在读取浮栅的在第三方向上的一侧，第三方向与第一方向相交，从而可以在读取晶体管的侧面形成读取控制栅，从而可以有效降低存储单元的单元面积。
33、一种半导体器件的制造方法，包括：
34、提供基底，且于所述基底上形成堆叠材料层，所述堆叠材料层包括交替堆叠的第一介质材料层与第二介质材料层；
35、刻蚀所述堆叠材料层形成多个第一孔，所述多个第一孔在所述基底上的正投影呈多行多列分布，行方向为第一方向，列方向为第三方向，所述第一孔包括第一通孔以及多个相互间隔的第一侧向孔，所述第一通孔沿第二方向贯穿所述堆叠材料层，所述多个相互间隔的第一侧向孔由所述第一通孔向多个所述第二介质材料层凹陷，所述第一侧向孔与所述第一通孔连通；
36、于所述第一侧向孔内，依次形成读取浮栅、第一栅介质层以及读取沟道层，其中，不同层的第一侧向孔内的所述读取浮栅以及所述读取沟道层相互隔离；
37、于第三方向上相邻的两个所述第一孔之间，沿第二方向刻蚀所述堆叠材料层形成第三孔，且于所述第三孔内形成读取字线，所述读取字线与所述读取浮栅间隔设置，所述第二方向为垂直于基底的方向，所述第三方向为平行于基底的方向；
38、刻蚀所述堆叠材料层形成与每一个第一孔对应的第二孔，所述第一孔和对应的第二孔沿第一方向依次排列；所述第二孔包括第二通孔以及多个相互间隔的第二侧向孔，所述第二通孔沿第二方向贯穿所述堆叠材料层，所述多个相互间隔的第二侧向孔由所述第二通孔向多个所述第二介质材料层凹陷，所述第二侧向孔与所述第二通孔连通，且所述第二侧向孔在第一方向上连通所述第一侧向孔，所述第一方向为平行于基底的方向，且与所述第三方向相交；
39、于所述第二侧向孔内依次形成写入沟道层以及写入栅介质层，且于所述第二通孔内形成写入字线，所述写入沟道层的外侧壁分别连接读取浮栅和写入位线，所述读取浮栅和所述写入位线间隔分布。
40、在其中一个实施例中，所述于所述第一侧向孔内，依次形成读取浮栅、第一栅介质层以及读取沟道层，包括：
41、于所述第一侧向孔内，依次沉积浮栅材料层、第一栅介质材料层以及读取沟道层；
42、于所述第一孔远离所述第二孔的一侧，刻蚀所述堆叠材料层形成沿所述第三方向延伸的第一槽，所述第一槽包括第一隔离槽以及多个相互间隔的第一侧向槽，所述第一隔离槽沿所述第二方向贯穿所述堆叠材料层，所述多个相互间隔的第一侧向槽由所述第一隔离槽侧向延伸至所述第一孔内的浮栅材料层；
43、自所述第一侧向槽依次刻蚀所述浮栅材料层以及第一栅介质材料层，形成具有第二开口的读取浮栅以及所述具有第一开口的第一栅介质层。
44、在其中一个实施例中，所述于所述第一侧向孔内，依次沉积浮栅材料层、第一栅介质材料层以及读取沟道层之后，还包括：
45、且于所述第一通孔内填充参考信号线，所述参考信号线与所述浮栅材料层绝缘设置且与各所述读取沟道层电连接；
46、所述自所述第一侧向槽依次刻蚀所述浮栅材料层以及第一栅介质材料层，形成具有第二开口的读取浮栅以及所述具有第一开口的第一栅介质层之后，包括：
47、于所述第一侧向槽内形成与所述读取浮栅绝缘设置的读取位线；
48、于所述第一隔离槽内形成第二隔离结构。
49、在其中一个实施例中，所述于所述第一侧向孔内，依次沉积浮栅材料层、第一栅介质材料层以及读取沟道层，包括：
50、沿所述第一通孔孔壁以及所述第一侧向孔孔壁沉积浮栅初始材料层；
51、仅于所述第一侧向孔内形成牺牲层，露出第一侧向孔之间的第一介质材料层上的浮栅初始材料层；
52、以所述牺牲层为刻蚀阻挡层，去除露出的所述浮栅初始材料层，第一侧向孔内的浮栅初始材料层形成所述浮栅材料层；
53、去除所述牺牲层，且于所述浮栅材料层表面以及第一通孔的孔壁沉积第一栅介质材料层；
54、于各所述第一侧向孔内形成相互间隔的所述读取沟道层。
55、在其中一个实施例中，形成具有第二开口的读取浮栅以及所述具有第一开口的第一栅介质层之后，所述读取沟道层自所述第一开口以及所述第二开口向所述第一隔离槽的方向凸出；
56、所述于所述第一侧向槽内形成与所述读取浮栅绝缘设置的读取位线，包括：
57、于所述第一隔离槽的槽内壁以及所述第一侧向槽内暴露的结构表面形成第一隔离结构材料层；
58、去除位于所述第一隔离槽内壁以及所述读取沟道层侧壁的所述第一隔离结构材料层，以形成沿所述第三方向延伸的第一隔离结构；
59、于形成所述第一隔离结构后的所述第一侧向槽内形成读取位线。
60、在其中一个实施例中，所述于所述第一孔远离所述第二孔的一侧，刻蚀所述堆叠材料层形成沿所述第三方向延伸的第一槽，包括：
61、于所述第一孔在第一方向上远离第二孔的一侧，形成所述第一隔离槽；
62、自所述第一隔离槽侧向刻蚀所述第二介质材料层，以在所述第一隔离槽在第一方向上的两侧对称形成所述第一侧向槽。
63、在其中一个实施例中，于所述第三孔内形成读取字线之前，包括：
64、于所述第三孔的孔壁形成栅绝缘层。
65、在其中一个实施例中，所述于所述第二侧向孔内依次形成写入沟道层以及写入栅介质层，且于所述第二通孔内形成写入字线之后，包括：
66、刻蚀所述堆叠材料层，以于所述第二孔的在第一方向上远离所述第一孔的一侧形成沿第三方向延伸的第二槽，所述第二槽包括第二隔离槽以及多个相互间隔的第二侧向槽，所述第二隔离槽沿第二方向贯穿所述堆叠材料层，多个在第二方向相互间隔的第二侧向槽由第二隔离槽侧向延伸至所述写入沟道层；
67、于所述第二侧向槽内形成写入位线；
68、于所述第二隔离槽内形成第三隔离结构。
69、本技术实施例提供一种电子设备，包括上述任一实施例所述的半导体器件。
70、上述半导体器件的制造方法中，于第一孔内形成读取晶体管的读取浮栅、第一栅介质层以及读取沟道层。于与所述第一孔沿第一方向排列的第二孔内形成写入晶体管。且在第三方向上位于第一孔一侧的第三孔内形成读取字线。此时，可以在读取晶体管的侧面形成读取控制栅，从而可以有效降低存储单元的单元面积。
1.一种半导体器件，其特征在于，包括存储单元；
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
3.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：
4.根据权利要求2或3所述的半导体器件，其特征在于，所述第二栅介质层包括位于所述第三孔的孔内壁的栅绝缘层，所述栅绝缘层环绕所述读取字线的侧壁。
5.根据权利要求2或3所述的半导体器件，其特征在于，所述第一栅介质层还位于所述第一通孔的侧壁以及底部。
6.根据权利要求3所述的半导体器件，其特征在于，所述参考信号线包括延伸部与凸起部，所述延伸部位于所述第一通孔内，所述凸起部位于所述第一侧向孔内。
7.根据权利要求3所述的半导体器件，其特征在于，
8.根据权利要求3所述的半导体器件，其特征在于，
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
10.一种半导体器件的制造方法，其特征在于，包括：
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，所述于所述第一侧向孔内，依次形成读取浮栅、第一栅介质层以及读取沟道层，包括：
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述于所述第一侧向孔内，依次沉积浮栅材料层、第一栅介质材料层以及读取沟道层之后，还包括：
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述于所述第一侧向孔内，依次沉积浮栅材料层、第一栅介质材料层以及读取沟道层，包括：
14.根据权利要求11所述的半导体器件的制造方法，其特征在于，形成具有第二开口的读取浮栅以及所述具有第一开口的第一栅介质层之后，所述读取沟道层自所述第一开口以及所述第二开口向所述第一隔离槽的方向凸出；
15.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述于所述第一孔远离所述第二孔的一侧，刻蚀所述堆叠材料层形成沿所述第三方向延伸的第一槽，包括：
16.根据权利要求10所述的半导体器件的制造方法，其特征在于，于所述第三孔内形成读取字线之前，包括：
17.根据权利要求10所述的半导体器件的制造方法，其特征在于，所述于所述第二侧向孔内依次形成写入沟道层以及写入栅介质层，且于所述第二通孔内形成写入字线之后，包括：
18.一种电子设备，其特征在于，包括，如权利要求1-9任一项所述的半导体器件。
