本申请涉及半导体集成电路制造，具体涉及一种soi ldmos器件及其制造方法。
背景技术：
1、绝缘体上硅(silicon on insulator，soi)ldmos器件包括在纵向上由下至上依次层叠的p型硅衬底、埋氧层和顶层硅。该顶层硅在横向上包括形成pn结反偏耗尽层的n型漂移区和p型体区，且该顶层硅与埋氧层的界面处形成反型层。器件漏极形成于n型漂移区中，源极形成于p型体区中。随着器件漏极电压的不断增加，横向耗尽层向n型漂移区中扩展，与反型层相连。
2、根据高斯定理，穿过顶层硅和埋氧层界面的电场线沿界面的积分与介电常数成反比。图1示出了相关技术中器件纵向深度与电场强度之间的关系，其中tsi为顶层硅的厚度，tbox为埋氧层的厚度，在顶层硅与埋氧层的界面处顶层硅达到临界击穿电场强度esi(大小约为20v/um-40v/um)时，埋氧层承受的电场强度为esi的3被，约为60v/um-120v/um。由此可以看出相关技术中的器件纵向耐压较差，纵向击穿容易发生在顶层硅和埋氧层的界面处。
技术实现思路
1、本申请提供了一种soi ldmos器件及其制造方法，可以解决相关技术中纵向击穿容易发生在顶层硅和埋氧层的界面处的问题。
2、为了解决背景技术中所述的技术问题，本申请提供一种soi ldmos器件，所述soildmos器件包括由下至上依次层叠的：衬底硅层、埋氧层和外延硅层；
3、所述外延硅层中形成第一导电类型漂移区和第二导电类型体区，所述第一导电类型漂移区和第二导电类型体区在所述外延硅层中横向相邻；
4、所述第一导电类型漂移区与所述埋氧层纵向相邻，所述第一导电类型漂移区与所述埋氧层交界处的第一导电类型漂移区中形成第一导电类型掺杂埋层；
5、所述第一导电类型掺杂埋层的杂质浓度在横向上由远离所述第二导电类型体区的一端至靠近所述第二导电类型体区的一端逐渐降低；
6、所述第一导电类型漂移区远离所述第二导电类型体区的一端形成漏极；
7、所述第二导电类型体区中形成源极；
8、栅极跨接在所述第一导电类型漂移区与所述第二导电类型体区之间。
9、可选地，所述第一导电类型掺杂埋层的杂质浓度在横向上由远离所述第二导电类型体区的一端至靠近所述第二导电类型体区的一端线性降低。
10、可选地，所述第一导电类型掺杂埋层的厚度为30纳米至75纳米。
11、可选地，所述第一导电类型漂移区位置处的外延硅层上设有氧化层，所述栅极的多晶硅覆盖在部分的氧化层上。
12、为了解决背景技术中所述的技术问题，本申请的另一方面提供一种soi ldmos器件的制造方法，所述soi ldmos器件的制造方法包括以下步骤：
13、提供半导体基层，所述半导体基层包括由下至上依次层叠的衬底硅层、埋氧层和外延硅层的第一部分；
14、在所述外延硅层的第一部分制作掩膜层，所述掩膜层上形成有掺杂埋层注入图案；
15、基于所述掺杂埋层注入图案对所述外延硅层的第一部分进行第一导电类型杂质线性注入；
16、在所述掺杂埋层注入图案对应位置的外延硅层的第一部分中形成第一导电类型掺杂埋层，使得所述第一导电类型掺杂埋层的杂质浓度在横向上由所述第一导电类型掺杂埋层的第一端至所述第一导电类型掺杂埋层第二端逐渐降低；
17、通过外延工艺在所述外延硅层的第一部分上形成所述外延硅层的第二部分；
18、在所述外延硅层的第二部分中制作形成第二导电类型体区和第一导电类型漂移区，所述第一导电类型漂移区位于所述第一导电类型掺杂埋层上的外延硅层第二部分中，所述第二导电类型体区与第一导电类型漂移区横向相邻，且所述第二导电类型体区靠近所述第一导电类型掺杂埋层第二端；
19、在靠近第一导电类型掺杂埋层第一端的第一导电类型漂移区中制作形成漏极，在所述第二导电类型体区中制作形成源极；
20、制作形成跨接在所述第一导电类型漂移区与所述第二导电类型体区之间的栅极。
21、可选地，所述掺杂埋层注入图案包括多个注入窗口，多个所述注入窗口的宽度在横向上从所述掺杂埋层注入图案的第一端至所述掺杂埋层注入图案的第二端逐渐变小。
22、可选地，多个所述注入窗口的宽度在横向上从所述掺杂埋层注入图案的第一端至所述掺杂埋层注入图案的第二端线性变小
23、可选地，所述基于所述掺杂埋层注入图案对所述外延硅层的第一部分进行第一导电类型杂质线性注入的步骤完成后，在所述掺杂埋层注入图案对应位置的外延硅层的第一部分中形成多个注入区；多个所述注入区的宽度由第一端a至第二端b逐渐变小。
24、可选地，所述在所述掺杂埋层注入图案对应位置的外延硅层的第一部分中形成第一导电类型掺杂埋层，使得所述第一导电类型掺杂埋层的杂质浓度在横向上由所述第一导电类型掺杂埋层的第一端至所述第一导电类型掺杂埋层第二端逐渐降低的步骤包括：
25、通过高温退火步骤使得多个所述注入区横向扩散形成连为一体的第一导电类型掺杂埋层；所述第一导电类型掺杂埋层的杂质浓度在横向上由所述第一导电类型掺杂埋层的第一端至所述第一导电类型掺杂埋层第二端逐渐降低。
26、本申请技术方案，至少包括如下优点：本申请通过使得第一导电类型掺杂埋层的杂质浓度在靠近源极端区域较低，在靠近漏极区域较高，从而第一导电类型漂移区与第二导电类型体区之间形成的pn结耗尽层会快速向第一导电类型漂移区扩展，利于第一导电类型漂移区和第二导电类型体区之间的横向耗尽层与第一导电类型漂移区和埋氧层之间的纵向反型层相连，利于纵向耐压的提升。
27、且在横向上杂质浓度逐渐变化的第一导电类型掺杂埋层增加了第一导电类型漂移区和埋氧层交界处的界面电荷密度，使得第一导电类型漂移区的电场尽可能横向分布，减少电场的纵向分布，以利于纵向耐压的提升，在提升器件纵向耐压的同时还可以降低器件的导通电阻。
1.一种soi ldmos器件，其特征在于，所述soi ldmos器件包括由下至上依次层叠的：衬底硅层、埋氧层和外延硅层；
2.如权利要求1所述的soi ldmos器件，其特征在于，所述第一导电类型掺杂埋层的杂质浓度在横向上由远离所述第二导电类型体区的一端至靠近所述第二导电类型体区的一端线性降低。
3.如权利要求1所述的soi ldmos器件，其特征在于，所述第一导电类型掺杂埋层的厚度为30纳米至75纳米。
4.如权利要求1所述的soi ldmos器件，其特征在于，所述第一导电类型漂移区位置处的外延硅层上设有氧化层，所述栅极的多晶硅覆盖在部分的氧化层上。
5.一种soi ldmos器件的制造方法，其特征在于，所述soi ldmos器件的制造方法包括以下步骤：
6.如权利要求5所述的soi ldmos器件的制造方法，其特征在于，所述掺杂埋层注入图案包括多个注入窗口，多个所述注入窗口的宽度在横向上从所述掺杂埋层注入图案的第一端至所述掺杂埋层注入图案的第二端逐渐变小。
7.如权利要求6所述的soi ldmos器件的制造方法，其特征在于，多个所述注入窗口的宽度在横向上从所述掺杂埋层注入图案的第一端至所述掺杂埋层注入图案的第二端线性变小。
8.如权利要求6所述的soi ldmos器件的制造方法，其特征在于，所述基于所述掺杂埋层注入图案对所述外延硅层的第一部分进行第一导电类型杂质线性注入的步骤完成后，在所述掺杂埋层注入图案对应位置的外延硅层的第一部分中形成多个注入区；多个所述注入区的宽度由第一端a至第二端b逐渐变小。
9.如权利要求8所述的soi ldmos器件的制造方法，其特征在于，所述在所述掺杂埋层注入图案对应位置的外延硅层的第一部分中形成第一导电类型掺杂埋层，使得所述第一导电类型掺杂埋层的杂质浓度在横向上由所述第一导电类型掺杂埋层的第一端至所述第一导电类型掺杂埋层第二端逐渐降低的步骤包括：
