本技术涉及处理器，特别是涉及一种pxie零槽控制器。
背景技术：
1、pxie(pxi express)自动化测试平台的核心控制和处理模块的pxie零槽控制器采用的处理器多为非国产产品，但当前，由于海外对芯片等技术对禁令和限制日趋增多，研发一种基于国产处理器的pxie零槽控制器，提高对pxie零槽控制器的自主可控性成为一个亟待解决的问题。
技术实现思路
1、基于上述问题，本实用新型提供了一种pxie零槽控制器，以减少由于海外对于芯片等技术的禁令和限制，对pxie零槽控制器的自主可控性造成的影响。
2、本实用新型实施例公开了如下技术方案：
3、一种pxie零槽控制器，包括：飞腾处理器芯片、国产内存芯片、第一国产flash芯片、国产fpga芯片、pxie连接器和电源电路；
4、所述飞腾处理器芯片通过ddr控制器连接所述国产内存芯片；所述飞腾处理器的spi接口连接第一国产flash芯片，所述第一国产flash芯片存储有用于启动飞腾处理器所需的bios固件；所述飞腾处理器的gpio接口连接国产fpga芯片，所述国产fpga芯片通过电平转换芯片连接所述pxie连接器，所述国产fpga芯片连接复位按键和触发信号接口；所述电源电路连接所述飞腾处理器芯片、国产内存芯片和国产fpga芯片；所述飞腾处理器芯片和所述国产fpga芯片均配置有源晶振，所述飞腾处理器芯片和所述国产fpga芯片均连接同一pcie时钟发生器，所述飞腾处理器芯片连接用于实现实时时钟功能的rtc芯片。
5、可选的，所述国产fpga芯片通过jtag连接器连接外部仿真器，用于实现程序的下载和调试；所述国产fpga芯片的spi接口连接第二国产flash芯片，所述第二国产flash芯片存储有所述国产fpga芯片的板载程序。
6、可选的，所述飞腾处理器分别连接rs232收发器、rs422收发器和rs232/rs422/rs485收发器，所述rs232收发器连接debug接口，所述rs232收发器连接rs232接口，所述rs232/rs422/rs485收发器连接rs232/rs422/rs485接口。
7、可选的，所述飞腾处理器通过第一路pcie x1接口连接国产网络芯片，所述国产网络芯片包括多路千兆以太网接口，所述pcie时钟发生器连接所述国产网络芯片，所述国产网络芯片的spi接口连接第三国产flash芯片，所述第三国产flash芯片存储有所述国产网络芯片的配置数据；所述国产网络芯片配置有用于提供时钟源的无源晶振。
8、可选的，所述国产网络芯片通过网络变压器连接至rj45以太网连接器。
9、可选的，所述飞腾处理器通过第一路pcie x4接口连接国产io扩展芯片，所述国产io扩展芯片包括sata接口、pcie x4接口和usb接口，所述sata接口通过sata连接器连接用于存储所述pxie零槽控制器的数据的硬盘，所述国产io扩展芯片连接用于指示所述硬盘读写状态的硬盘指示灯；所述pcie x4接口连接显卡芯片，所述显卡芯片包括vga显示接口和hdmi显示接口；所述pcie时钟发生器连接所述国产io扩展芯片和所述显卡芯片，所述国产io扩展芯片的spi接口和所述显卡芯片的spi接口分别连接一个flash芯片，所述国产io扩展芯片和所述显卡芯片分别连接一个无源晶振。
10、可选的，所述飞腾处理器的第二路pcie x1接口作为预留接口，所述预留接口用于对外扩展不同类型功能的扩展功能接口。
11、可选的，所述扩展功能接口包括gpib接口、串口、以太网接口或usb接口。
12、可选的，所述飞腾处理器通过第二路pcie x4接口连接国产pcie switch芯片，所述国产pcie switch芯片包括多路pcie x4接口，多路所述pcie x4接口连接所述pxie连接器；所述飞腾处理器的第三路pcie x4接口连接所述pxie连接器，所述pcie时钟发生器连接所述国产pcie switch芯片。
13、可选的，所述电源芯片连接所述pxie连接器，用于获取不同电压值的电源；所述电源电路还连接国产网络芯片、国产io扩展芯片、显卡芯片和国产pcie switch芯片进行供电。
14、相较于现有技术，本实用新型具有以下有益效果：
15、本实用新型提供了一种pxie零槽控制器，通过国产飞腾处理器芯片作为pxie零槽控制器的核心控制器芯片。国产飞腾处理器连接国产内存芯片，实现数据主存功能，存放飞腾处理器芯片中的运算数据。飞腾处理器芯片连接第一国产flash芯片，用于存储所述飞腾处理器芯片的启动所需的bios固件，从而按需分配处理器资源以及完成硬件初始化。飞腾处理器连接国产fpga芯片，通过国产fpga芯片的复位信号实现复位。国产fpga芯片可以控制电源电路的上电和下电的时序，可以获取复位按键的状态，对所述pxie连接器进行复位，可以通过电平转换芯片与pxie连接器连接，结合fpga内部逻辑，实现触发总线功能，还可以与触发信号接口连接，实现外部触发功能。如此能够，pxie零槽控制器采用国产的飞腾处理器芯片、国产fpga芯片、国产内存芯片和第一国产flash芯片等，以国产芯片的架构为基础，实现对pxie零槽控制器的自主可控，减少技术限制。
1.一种pxie零槽控制器，其特征在于，包括：飞腾处理器芯片、国产内存芯片、第一国产flash芯片、国产fpga芯片、pxie连接器和电源电路；
2.根据权利要求1所述的控制器，其特征在于，所述国产fpga芯片通过jtag连接器连接外部仿真器，用于实现程序的下载和调试；所述国产fpga芯片的spi接口连接第二国产flash芯片，所述第二国产flash芯片存储有所述国产fpga芯片的板载程序。
3.根据权利要求1所述的控制器，其特征在于，所述飞腾处理器分别连接rs232收发器、rs422收发器和rs232/rs422/rs485收发器，所述rs232收发器连接debug接口，所述rs232收发器连接rs232接口，所述rs232/rs422/rs485收发器连接rs232/rs422/rs485接口。
4.根据权利要求1所述的控制器，其特征在于，所述飞腾处理器通过第一路pcie x1接口连接国产网络芯片，所述国产网络芯片包括多路千兆以太网接口，所述pcie时钟发生器连接所述国产网络芯片，所述国产网络芯片的spi接口连接第三国产flash芯片，所述第三国产flash芯片存储有所述国产网络芯片的配置数据；所述国产网络芯片配置有用于提供时钟源的无源晶振。
5.根据权利要求4所述的控制器，其特征在于，所述国产网络芯片通过网络变压器连接至rj45以太网连接器。
6.根据权利要求1所述的控制器，其特征在于，所述飞腾处理器通过第一路pcie x4接口连接国产io扩展芯片，所述国产io扩展芯片包括sata接口、pcie x4接口和usb接口，所述sata接口通过sata连接器连接用于存储所述pxie零槽控制器的数据的硬盘，所述国产io扩展芯片连接用于指示所述硬盘读写状态的硬盘指示灯；所述pcie x4接口连接显卡芯片，所述显卡芯片包括vga显示接口和hdmi显示接口；所述pcie时钟发生器连接所述国产io扩展芯片和所述显卡芯片，所述国产io扩展芯片的spi接口和所述显卡芯片的spi接口分别连接一个flash芯片，所述国产io扩展芯片和所述显卡芯片分别连接一个无源晶振。
7.根据权利要求1所述的控制器，其特征在于，所述飞腾处理器的第二路pcie x1接口作为预留接口，所述预留接口用于对外扩展不同类型功能的扩展功能接口。
8.根据权利要求7所述的控制器，其特征在于，所述扩展功能接口包括gpib接口、串口、以太网接口或usb接口。
9.根据权利要求1所述的控制器，其特征在于，所述飞腾处理器通过第二路pcie x4接口连接国产pcie switch芯片，所述国产pcie switch芯片包括多路pcie x4接口，多路所述pcie x4接口连接所述pxie连接器；所述飞腾处理器的第三路pcie x4接口连接所述pxie连接器，所述pcie时钟发生器连接所述国产pcie switch芯片。
10.根据权利要求1所述的控制器，其特征在于，所述电源芯片连接所述pxie连接器，用于获取不同电压值的电源；所述电源电路还连接国产网络芯片、国产io扩展芯片、显卡芯片和国产pcie switch芯片进行供电。
