半导体器件的制造方法与流程

专利2025-08-11  39


本发明涉及半导体,尤其涉及一种半导体器件的制造方法。


背景技术:

1、随着半导体技术发展,在90nm逻辑技术节点以下常使用应力记忆工程(stressmemorization technique,smt)来提升mos器件性能。通常在进行所述应力记忆工程时,在完成源漏离子注入后沉积应力层并快速退火,再移除应力层。虽然应力层被去除,但是通过退火过程,使应力被记忆,即沟道区仍保留应力,利用沟道区保留的应力,可以提高载流子迁移率。研究发现,利用应力记忆工程,在不增加mos器件的漏电流(idoff)的情况下,可以有效提升器件的饱和电流(idsat)。

2、为了更好地将应力传递到沟道区,还提出了应力邻近技术(spt,stressproximity technique),该技术是在沉积应力层之前,减小栅极两侧的侧墙厚度,从而减小应力层与沟道区的距离,使应力能更有效地传递到沟道区,可以提升应力记忆工程的效果。

3、但是,现有工艺中通常将应力记忆工程的工序简单插入器件制作工艺中,存在工序复杂、工艺流程较长以及成本较高的问题。


技术实现思路

1、为了在利用应力记忆工程提升半导体器件的性能的同时,简化工序,缩短工艺流程,降低成本,本发明提供一种半导体器件的制造方法。

2、本发明提供的半导体器件的制造方法包括:

3、在衬底上形成至少一个栅极以及位于所述栅极侧面的侧墙,并进行源漏离子注入,以在所述栅极两侧的所述衬底内形成源/漏区;

4、进行spt刻蚀,使所述侧墙减薄;

5、在所述衬底上覆盖应力层并退火;以及

6、利用所述应力层形成sab层并进行自对准金属硅化工艺,在所述栅极表面和所述源/漏区表面形成金属硅化物层。

7、可选地,利用所述应力层形成sab层并进行自对准金属硅化工艺包括:

8、在所述衬底上形成图形化的掩模层;

9、利用所述掩模层刻蚀所述应力层,使剩余的所述应力层覆盖不通过自对准金属硅化工艺进行硅化的区域,且使所述栅极和所述源/漏区的表面被暴露;

10、进行自对准金属硅化工艺;以及

11、去除所述应力层。

12、可选地,在利用所述掩模层刻蚀所述应力层之后且进行所述自对准金属硅化工艺之前,对所述衬底进行预清洁。

13、可选地,完成所述自对准金属硅化工艺后,所述制造方法包括:

14、在所述衬底上依次形成接触孔刻蚀阻挡层和层间介质层,所述接触孔刻蚀阻挡层保形地覆盖所述衬底,所述层间介质层覆盖所述接触孔刻蚀阻挡层;以及

15、形成贯穿所述接触孔刻蚀阻挡层和所述层间介质层的多个接触插塞,所述栅极和所述源/漏区分别与相应的接触插塞连接。

16、可选地,至少一个所述栅极用于形成nmos器件,所述应力层包括拉应力薄膜;和/或,至少一个所述栅极用于形成pmos器件,所述应力层包括压应力薄膜。

17、可选地,至少一个所述栅极用于形成nmos器件且至少一个所述栅极用于形成pmos器件;所述应力层采用拉应力薄膜,或者,所述应力层在用于形成所述nmos器件的区域采用拉应力薄膜而在用于形成所述pmos器件的区域采用压应力薄膜。

18、可选地,在形成所述sab层之前,所述应力层保形地覆盖所述衬底。

19、可选地,所述应力层包括缓冲氧化硅膜和堆叠于所述缓冲氧化硅膜上的高应力氮化硅膜。

20、可选地,所述侧墙包括偏移侧墙和位于所述偏移侧墙外侧的主侧墙,其中,通过所述spt刻蚀,使至少部分所述主侧墙被去除。

21、可选地,所述退火采用尖峰退火和激光退火中的至少一种。

22、本发明提供的半导体器件的制造方法中,在完成源漏离子注入后,利用spt刻蚀使侧墙减薄,再在衬底上覆盖应力层并退火,使得所述应力层与栅极下方沟道区之间的距离较小,在退火后,所述应力层的应力能够更有效地传递到沟道区,并且,所述制造方法还利用所述应力层形成sab层,并进行自对准金属硅化工艺,省去了sab层的沉积和去除过程,从而在通过应力记忆工程提升器件性能的同时,还可以简化工序,缩短工艺流程,降低成本。



技术特征:

1.一种半导体器件的制造方法,其特征在于,包括:

2.如权利要求1所述的制造方法,其特征在于,利用所述应力层形成sab层并进行自对准金属硅化工艺包括:

3.如权利要求2所述的制造方法,其特征在于,在利用所述掩模层刻蚀所述应力层之后且进行所述自对准金属硅化工艺之前,对所述衬底进行预清洁。

4.如权利要求1所述的制造方法,其特征在于,完成所述自对准金属硅化工艺后,所述制造方法包括:

5.如权利要求1所述的制造方法,其特征在于,至少一个所述栅极用于形成nmos器件,所述应力层包括拉应力薄膜;和/或,至少一个所述栅极用于形成pmos器件,所述应力层包括压应力薄膜。

6.如权利要求1所述的制造方法,其特征在于,至少一个所述栅极用于形成nmos器件且至少一个所述栅极用于形成pmos器件;所述应力层采用拉应力薄膜,或者,所述应力层在用于形成所述nmos器件的区域采用拉应力薄膜而在用于形成所述pmos器件的区域采用压应力薄膜。

7.如权利要求1至6任一项所述的制造方法,其特征在于,在形成所述sab层之前,所述应力层保形地覆盖所述衬底。

8.如权利要求1至6任一项所述的制造方法,其特征在于,所述应力层包括缓冲氧化硅膜和堆叠于所述缓冲氧化硅膜上的高应力氮化硅膜。

9.如权利要求1至6任一项所述的制造方法,其特征在于,所述侧墙包括偏移侧墙和位于所述偏移侧墙外侧的主侧墙,其中,通过所述spt刻蚀,使至少部分所述主侧墙被去除。

10.如权利要求1至6任一项所述的制造方法,其特征在于,所述退火采用尖峰退火和激光退火中的至少一种。


技术总结
本发明涉及一种半导体器件的制造方法。所述制造方法中,在完成源漏离子注入后,利用SPT刻蚀使侧墙减薄,再在衬底上覆盖应力层并退火,使得所述应力层与栅极下方沟道区之间的距离较小,在退火后,所述应力层的应力能够更有效地传递到沟道区,并且,所述制造方法还利用所述应力层形成SAB层,并进行自对准金属硅化工艺,省去了SAB层的沉积和去除过程,从而在通过应力记忆工程提升器件性能的同时,还可以简化工序,缩短工艺流程,降低成本。

技术研发人员:程亚杰,杨帆,罗清威,王志强
受保护的技术使用者:武汉新芯集成电路股份有限公司
技术研发日:
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/read-1823845.html

最新回复(0)