本发明涉及一种半导体制集成电路工艺方法，尤其是涉及一种改善etox闪存循环测试次数的方法。
背景技术：
1、etox闪存表示闪存单元具有隧穿氧化层(tunnel oxide)和浮栅(fg)的闪存，etox或非(nor)闪存(flash)读取速度快，被作为代码存储主要器件，广泛应用于汽车电子，iot，可穿戴设备等智能化领域，对产品可靠性有极高的要求，其中循环测试(cycling)是最重要性能指标之一，需满足通过(pass)100k次的cycling的需求；随着容量增大以及工艺节点的缩小，闪存单元(cell)的编程(p)/擦除(e)的工艺窗口(window)减小，对cycling挑战更大，cycling面临考核失效的风险。
2、通过电气故障分析(efa)/物理故障分析(pfa)定位解析失效样本(sample)发现浮栅(fg)高度明显偏低，通过分开(split)即将浮栅高度分开进一步验证发现fg高度与cycling有强相关性，fg高度增加有利于cycling。但是，现有现有etox闪存的浮栅形成工艺不利于浮栅的高度增加。
3、如图1a至图1c所示，是现有etox闪存的浮栅形成工艺的各步骤中的器件结构示意图；现有etox闪存的浮栅形成工艺包括：
4、步骤一、如图1a所示，提供形成有浅沟槽隔离106的半导体衬底101，所述浅沟槽隔离106的顶部表面高于所述半导体衬底101表面；所述半导体衬底101分为闪存单元区102和外围电路区103，所述外围电路区103中的所述浅沟槽隔离106的排列密度小于所述闪存单元区102的所述浅沟槽隔离106的排列密度。也即，所述闪存单元区102的所述浅沟槽隔离106的排列图形为密集图形即cell dense；所述外围电路区103中的所述浅沟槽隔离106的排列图形为孤立图形即iso。
5、所述浅沟槽隔离106之间的所述半导体衬底101作为有源区。所述闪存单元区102中的有源区的尺寸会小于所述外围电路区103中的有源区的尺寸。
6、所述闪存单元区102中用于形成闪存单元。
7、所述外围电路区103中用于形成外围电路，外围电路主要由逻辑器件如pmos或nmos组成。
8、通常，在所述半导体衬底101中还形成有阱区104和阱区105。所述闪存单元为n型器件时，阱区104为p型阱。所述阱区105则根据所要形成的器件为pmos还是nmos，在pmos形成区域中，所述阱区105为n型阱；在nmos形成区域中，所述阱区105为p型阱。
9、步骤二、如图1a所示，依次形成隧穿氧化层107和浮栅多晶硅108；所述隧穿氧化层107形成于所述半导体衬底101表面。
10、所述浮栅多晶硅108的顶部表面高于所述浅沟槽隔离106的顶部表面，所述浮栅多晶硅108的底部区域将所述浅沟槽隔离106之间的区域完全填充。
11、步骤三、如图1b所示，对所述浮栅多晶硅108的表面进行快速热氧化处理并形成第一氧化层109。
12、所述快速热氧化处理实现fop->fo转换，规避污染管控，fop表示前段含p(磷)，转换为fo后则不再含p，从而消除和p相关的污染。所述第一氧化层109还用于在后续浮栅的化学机械研磨(cmp)即fg-cmp中改善器件单元的密集图形(cell dense)与外围器件的孤立图形(iso)之间研磨负载(loading)即fg-cmp loading的差异，避免外围区域的多晶硅偏薄。
13、步骤四、如图1c所示，采用化学机械研磨工艺对所述浮栅多晶硅108平坦化。
14、fg-cmp loading的均匀性较好，所述闪存单元区102和所述外围电路区103的所述浮栅多晶硅108的顶部表面基本相平。当，所述浅沟槽隔离106的顶部表面暴露后，在所述外围电路区103的所述浅沟槽隔离106的顶部表面往往具有多晶硅残留110，为了消除多晶硅残留110，需要增加研磨量，由于所述闪存单元区102和所述外围电路区103的所述浮栅多晶硅108的研磨速率基本一样，故在去除多晶硅残留110时，所述闪存单元区102也会产生较大的多晶硅损耗。实验表面，当所述闪存单元区102也会产生较大的多晶硅损耗到时，依然具有较多的cmp缺陷即多晶硅残留110形成的缺陷，只有将多晶硅损耗到时，cmp缺陷才会降低到要求值。但是，的多晶硅损耗，使得所述闪存单元区102的所述浮栅多晶硅108即浮栅的高度变低，循环测试次数会降低。
技术实现思路
1、本发明所要解决的技术问题是提供一种改善etox闪存循环测试次数的方法，能保证外围电路区不产生由浮栅多晶硅的化学机械研磨形成的多晶硅残留的条件下增加闪存单元区的浮栅多晶硅的厚度，从而改善循环测试次数。
2、为解决上述技术问题，本发明提供一种改善etox闪存循环测试次数的方法包括：
3、步骤一、提供形成有浅沟槽隔离的半导体衬底，所述浅沟槽隔离的顶部表面高于所述半导体衬底表面；所述半导体衬底分为闪存单元区和外围电路区，所述外围电路区中的所述浅沟槽隔离的排列密度小于所述闪存单元区的所述浅沟槽隔离的排列密度。
4、步骤二、依次形成隧穿介质层和浮栅多晶硅；所述隧穿介质层形成于所述半导体衬底表面。
5、所述浮栅多晶硅的顶部表面高于所述浅沟槽隔离的顶部表面，所述浮栅多晶硅的底部区域将所述浅沟槽隔离之间的区域完全填充。
6、步骤三、对所述浮栅多晶硅的表面进行快速热氧化处理并形成第一氧化层。
7、步骤四、去除所述第一氧化层。
8、步骤五、采用化学机械研磨工艺对所述浮栅多晶硅平坦化。
9、所述外围电路区中的所述浅沟槽隔离的排列密度小于所述闪存单元区的所述浅沟槽隔离的排列密度使得所述外围电路区的研磨负载小于所述闪存单元区的研磨负载，利用所述外围电路区的研磨负载小于所述闪存单元区的研磨负载的特征，使所述外围电路区的研磨速率快于所述闪存单元区的研磨速率，以保证将所述外围电路区的多晶硅残留都消除的条件下减少所述闪存单元区的多晶硅损耗，从而增加所述闪存单元区的所述浮栅多晶硅的厚度并从而改善etox闪存循环测试次数。
10、进一步的改进是，所述半导体衬底包括硅衬底。
11、进一步的改进是，步骤二中，所述隧穿介质层为隧穿氧化层，采用热氧化工艺形成所述隧穿介质层。
12、进一步的改进是，所述浮栅多晶硅采用非掺杂多晶硅生长，之后再进行离子注入掺杂。
13、进一步的改进是，所述浮栅多晶硅的离子注入包括p离子注入。
14、进一步的改进是，步骤四中，采用干法刻蚀去除所述第一氧化层；或者，采用湿法刻蚀去除所述第一氧化层。
15、进一步的改进是，步骤五中，所述化学机械研磨工艺完成后，所述外围电路区的所述浮栅多晶硅的顶部表面低于所述闪存单元区的所述浮栅多晶硅的顶部表面。
16、所述闪存单元区的所述浮栅多晶硅的顶部表面和所述浅沟槽隔离的顶部表面相平。
17、所述外围电路区的所述浮栅多晶硅的顶部表面和所述浅沟槽隔离的顶部表面相平。
18、进一步的改进是，所述化学机械研磨工艺完成后，在保证将所述外围电路区的多晶硅残留都消除的条件下，所述外围电路区的所述浮栅多晶硅的厚度在满足后续工艺窗口要求的条件下要求且越厚越好。
19、进一步的改进是，步骤五中，所述闪存单元区的多晶硅损耗降低到以下。
20、进一步的改进是，位于所述闪存单元区的所述浮栅多晶硅的顶部表面高于位于所述外围电路区的所述浮栅多晶硅的顶部表面。
21、进一步的改进是，etox闪存为etox或非闪存。
22、进一步的改进是，在所述半导体衬底中还形成有阱区。
23、和现有工艺中在对浮栅多晶硅的表面进行快速热氧化处理之后直接进行化学机械研磨工艺不同，本发明是先去除快速热氧化处理形成的第一氧化层，之后再进行化学机械研磨工艺，利用外围电路区中的浅沟槽隔离的排列密度小于闪存单元区的浅沟槽隔离的排列密度的特征，使得外围电路区的研磨负载小于闪存单元区的研磨负载，这样外围电路区的研磨负载会加快，当为了去除外围电路区的多晶硅残留而增加对多晶硅研磨时，能减少闪存单元区的多晶硅损耗，这样也就相当于增加了闪存单元区的浮栅多晶硅的厚度，利用浮栅多晶硅的厚度越大循环测试次数越多的特征来最终改善etox闪存循环测试次数。
24、另外，由于本发明中，为了保证将外围电路区的多晶硅残留去除而增加的对多晶硅的研磨，在对外围电路区的对浮栅多晶硅的厚度降低效果和现有技术相同，依然容易保证使外围电路区的对浮栅多晶硅的厚度满足要求。
1.一种改善etox闪存循环测试次数的方法，其特征在于，包括：
2.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的改善etox闪存循环测试次数的方法，其特征在于：步骤二中，所述隧穿介质层为隧穿氧化层，采用热氧化工艺形成所述隧穿介质层。
4.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：所述浮栅多晶硅采用非掺杂多晶硅生长，之后再进行离子注入掺杂。
5.如权利要求4所述的改善etox闪存循环测试次数的方法，其特征在于：所述浮栅多晶硅的离子注入包括p离子注入。
6.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：步骤四中，采用干法刻蚀去除所述第一氧化层；或者，采用湿法刻蚀去除所述第一氧化层。
7.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：步骤五中，所述化学机械研磨工艺完成后，所述外围电路区的所述浮栅多晶硅的顶部表面低于所述闪存单元区的所述浮栅多晶硅的顶部表面；
8.如权利要求7所述的改善etox闪存循环测试次数的方法，其特征在于：所述化学机械研磨工艺完成后，在保证将所述外围电路区的多晶硅残留都消除的条件下，所述外围电路区的所述浮栅多晶硅的厚度在满足后续工艺窗口要求的条件下越厚越好。
9.如权利要求7所述的改善etox闪存循环测试次数的方法，其特征在于：步骤五中，所述闪存单元区的多晶硅损耗降低到以下。
10.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：位于所述闪存单元区的所述浮栅多晶硅的顶部表面高于位于所述外围电路区的所述浮栅多晶硅的顶部表面。
11.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：etox闪存为etox或非闪存。
12.如权利要求1所述的改善etox闪存循环测试次数的方法，其特征在于：在所述半导体衬底中还形成有阱区。
