本发明涉及芯片，特别涉及一种interlaken接口lane序列自动识别的方法。
背景技术：
1、interlaken接口是通信电子行业在硬件单板设计中的常用接口协议，由于接口支持用户多通道技术，非常适合多接口汇聚传输使用。协议支持各种lane数量，但是对于接口的lane数量的设置和lane的顺序均不支持自动识别，这样在硬件设计时，要求interlaken接口互联的两个芯片之间，严格按照接口顺序和lane数量进行pcb设计。
2、由于当前硬件设计的复杂性，当由于物理限制原因需要对lane顺序进行调整时，便带来了困难，由于当前不支持调整，只能在芯片布局上进行妥协，在严重限制时，方案就成为不可行。下图显示了两个芯片在进行interlaken接口互联时的情况，在互联时两个芯片之间的对接要求顺序严格一致，不支持调整。如图1展示，两个芯片(芯片a、芯片b)在现在有技术条件下，要求严格lane顺序的情况下的芯片互联情况。在右边展示的情况下，信号出现交叉。
3、但是在pcb设计中，严格一致可能会导致信号走线不满足高速信号设计原则。在pcb走线需要优化时，芯片的布局变成了完全不可调整，增加pcb的设计难度，需要通过增加pcb层数来满足，容易增加设计成本。
技术实现思路
1、本发明的主要目的为提供一种interlaken接口lane序列自动识别的方法，旨在克服lane的顺序不支持自动识别的缺陷。
2、为实现上述目的，本发明提供了一种interlaken接口lane序列自动识别的方法，应用于第一芯片与第二芯片通过interlaken接口通讯互联时，进行lane序列的自动排序识别，所述方法包括以下步骤：
3、针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane；
4、将所述第一芯片上的各个lane的id与第二芯片上唯一状态同步的lane的id进行映射，得到第一芯片与第二芯片的lane序列重排序。
5、进一步地，所述针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane的步骤之前，包括：
6、对第一芯片的所有lane的发送方向进行复位。
7、进一步地，所述对第一芯片的所有lane的发送方向进行复位的步骤之前，包括：
8、对第一芯片以及第二芯片进行上电，并配置所述第一芯片以及第二芯片的接口效率以及lane的数量。
9、进一步地，所述针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane的步骤，包括：
10、针对第一芯片上的各个lane，释放对应的发送方向的复位，且其它lane全部保持复位状态；
11、检测第二芯片各个lane是否具有唯一一条为状态同步；
12、若不是唯一一条，则判定硬件错误，停止程序；
13、若是唯一一条，则获取所述第二芯片上唯一一条状态同步的lane的id。
14、进一步地，所述获取所述第二芯片上唯一一条状态同步的lane的id的步骤之后，包括：
15、判断是否所有lane均重排序完毕，若未完毕，则将已经重排序的lane重新进行复位。
16、进一步地，所述第一芯片以及第二芯片的lane的数量均为4。
17、本发明还提供了一种interlaken接口lane序列自动识别的装置，应用于第一芯片与第二芯片通过interlaken接口通讯互联时，进行lane序列的自动排序识别，所述装置包括：
18、同步单元，用于针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane；
19、映射单元，用于将所述第一芯片上的各个lane的id与第二芯片上唯一状态同步的lane的id进行映射，得到第一芯片与第二芯片的lane序列重排序。
20、本发明还提供一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一项所述方法的步骤。
21、本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述的方法的步骤。
22、本发明提供的interlaken接口lane序列自动识别的方法，包括针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane；将所述第一芯片上的各个lane的id与第二芯片上唯一状态同步的lane的id进行映射，得到第一芯片与第二芯片的lane序列重排序。通过在第二芯片上找到唯一一条状态同步的lane，将所述第一芯片上的各个lane的id与第二芯片上唯一状态同步的lane的id进行映射，可以得到第一芯片与第二芯片的lane的真实对应关系，对lane进行顺序自动识别，无需改变芯片布局，简化芯片之间的interlaken接口设计，降低硬件在interlaken接口的设计复杂性，降低成本。
1.一种interlaken接口lane序列自动识别的方法，其特征在于，应用于第一芯片与第二芯片通过interlaken接口通讯互联时，进行lane序列的自动排序识别，所述方法包括以下步骤：
2.根据权利要求1所述的interlaken接口lane序列自动识别的方法，其特征在于，所述针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane的步骤之前，包括：
3.根据权利要求2所述的interlaken接口lane序列自动识别的方法，其特征在于，所述对第一芯片的所有lane的发送方向进行复位的步骤之前，包括：
4.根据权利要求2所述的interlaken接口lane序列自动识别的方法，其特征在于，所述针对第一芯片上的各个lane，在第二芯片上找到唯一一条状态同步的lane的步骤，包括：
5.根据权利要求3所述的interlaken接口lane序列自动识别的方法，其特征在于，所述获取所述第二芯片上唯一一条状态同步的lane的id的步骤之后，包括：
6.根据权利要求1所述的interlaken接口lane序列自动识别的方法，其特征在于，所述第一芯片以及第二芯片的lane的数量均为4。
7.一种interlaken接口lane序列自动识别的装置，其特征在于，应用于第一芯片与第二芯片通过interlaken接口通讯互联时，进行lane序列的自动排序识别，所述装置包括：
8.一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
