本公开涉及一种半导体封装件以及用于制造该半导体封装件的方法，更具体地，涉及一种包括桥接结构的半导体封装件以及用于制造该半导体封装件的方法。
背景技术：
1、依照电子工业的快速发展和用户的需要，电子装置正在变得更加小型化、轻量化和多功能化，并且也要求电子装置中使用的半导体封装件小型化、轻量化和多功能化。为此，通过将两种或更多种类型的半导体芯片集成到一个半导体封装件中，能够在大大地缩小半导体封装件的尺寸的同时，实现半导体封装件的大容量和多功能目的。
技术实现思路
1、本公开的各方面提供了一种包括桥接结构并且容易地向半导体芯片供应电力的半导体封装件。
2、本公开的各方面还提供了一种用于制造包括用于向半导体芯片供应电力的桥接结构和迹线(trace)图案的半导体封装件的方法。
3、然而，本发明构思的实施例不局限于本文阐述的实施例。通过参考在下面给出的本公开的详细描述，本公开的上述及其他方面将变得对于本公开所属于的本领域的普通技术人员而言更清楚。
4、根据本公开的一个方面，提供了一种半导体封装件，所述半导体封装件包括：封装基板；桥接结构，所述桥接结构堆叠在所述封装基板上；第一模制构件，所述第一模制构件围绕所述桥接结构的侧表面；迹线图案，所述迹线图案沿着所述桥接结构的上表面和所述第一模制构件的上表面延伸；第一通路图案，所述第一通路图案穿透所述第一模制构件并且将所述封装基板和所述迹线图案彼此电连接；第一贯通通路，所述第一贯通通路穿透所述第一模制构件并且与所述桥接结构的第一侧表面间隔开；第二贯通通路，所述第二贯通通路穿透所述第一模制构件并且与所述桥接结构的第二侧表面间隔开；第一半导体芯片，所述第一半导体芯片堆叠在所述迹线图案和所述第一贯通通路上；第二半导体芯片，所述第二半导体芯片堆叠在所述迹线图案和所述第二贯通通路上；第一芯片连接端子，所述第一芯片连接端子将所述第一贯通通路和所述第一半导体芯片彼此电连接；第二芯片连接端子，所述第二芯片连接端子将所述第二贯通通路和所述第二半导体芯片彼此电连接；第一迹线连接端子，所述第一迹线连接端子将所述迹线图案和所述第一半导体芯片彼此电连接；第二迹线连接端子，所述第二迹线连接端子将所述迹线图案和所述第二半导体芯片彼此电连接；以及第二模制构件，所述第二模制构件在所述封装基板上覆盖所述第一半导体芯片的至少一部分和所述第二半导体芯片的至少一部分。
5、根据本公开的另一方面，提供了一种半导体封装件，所述半导体封装件包括：封装基板；桥接结构，所述桥接结构堆叠在所述封装基板上；第一模制构件，所述第一模制构件围绕所述桥接结构的侧表面；迹线图案，所述迹线图案沿着所述桥接结构的上表面和所述第一模制构件的上表面延伸；通路图案，所述通路图案穿透所述第一模制构件并且将所述封装基板和所述迹线图案彼此电连接；第一半导体芯片和第二半导体芯片，所述第一半导体芯片和所述第二半导体芯片均堆叠在所述第一模制构件的上表面上并且通过所述桥接结构彼此电连接；第一贯通通路，所述第一贯通通路穿透所述第一模制构件并且将所述封装基板和所述第一半导体芯片彼此电连接；第二贯通通路，所述第二贯通通路穿透所述第一模制构件并且将所述封装基板和所述第二半导体芯片彼此电连接；第一迹线连接端子，所述第一迹线连接端子将所述迹线图案和所述第一半导体芯片彼此电连接；以及第二迹线连接端子，所述第二迹线连接端子将所述迹线图案和所述第二半导体芯片彼此电连接。
6、根据本公开的再一方面，提供了一种半导体封装件，所述半导体封装件包括：封装基板；桥接结构，所述桥接结构堆叠在所述封装基板上；第一模制构件，所述第一模制构件围绕所述桥接结构的侧表面；迹线图案，所述迹线图案沿着所述桥接结构的上表面和所述第一模制构件的上表面延伸；通路图案，所述通路图案穿透所述第一模制构件并且将所述封装基板和所述迹线图案彼此电连接；以及第一半导体芯片和第二半导体芯片，所述第一半导体芯片和所述第二半导体芯片均堆叠在所述第一模制构件的上表面上并且通过所述桥接结构彼此电连接，其中，所述第一半导体芯片和所述第二半导体芯片沿着与所述封装基板的上表面平行的第一方向布置，并且所述迹线图案在所述第一方向上延伸并且电连接到所述第一半导体芯片和所述第二半导体芯片中的至少一者。
1.一种半导体封装件，所述半导体封装件包括：
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
3.根据权利要求2所述的半导体封装件，其中，所述第一迹线连接端子的尺寸和所述第一桥接连接端子的尺寸均小于所述第一芯片连接端子的尺寸，并且
4.根据权利要求1所述的半导体封装件，其中，所述桥接结构包括桥接基板和位于所述桥接基板的正面上的桥接布线层，并且
5.根据权利要求4所述的半导体封装件，其中，所述第一半导体芯片包括第一半导体基板和位于所述第一半导体基板的正面上的第一布线层，
6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括第二通路图案，所述第二通路图案穿透所述第一模制构件并且将所述封装基板和所述迹线图案彼此电连接，
7.根据权利要求6所述的半导体封装件，其中，所述第一通路图案比所述第一贯通通路更靠近所述桥接结构，并且
8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括粘合膜，所述粘合膜介于所述封装基板与所述桥接结构之间。
9.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片是应用处理器芯片或逻辑芯片，并且
10.根据权利要求9所述的半导体封装件，其中，所述第二半导体芯片包括高带宽存储器。
11.一种半导体封装件，所述半导体封装件包括：
12.根据权利要求11所述的半导体封装件，其中，所述半导体封装件被配置为：接收电源电压，并且通过所述封装基板、所述通路图案和所述迹线图案将所述电源电压分别传输到所述第一半导体芯片和所述第二半导体芯片。
13.根据权利要求11所述的半导体封装件，其中，所述通路图案的宽度随着离所述封装基板的距离减小而减小。
14.根据权利要求11所述的半导体封装件，其中，所述第一模制构件包括暴露所述封装基板的上表面的多个模制沟槽，并且
15.根据权利要求14所述的半导体封装件，其中，所述多个模制沟槽中的每一个模制沟槽的宽度随着离所述封装基板的距离减小而减小。
16.根据权利要求11所述的半导体封装件，所述半导体封装件还包括位于所述封装基板上的第二模制构件，所述第二模制构件覆盖所述第一半导体芯片的至少一部分和所述第二半导体芯片的至少一部分。
17.一种半导体封装件，所述半导体封装件包括：
18.根据权利要求17所述的半导体封装件，其中，所述迹线图案由导电墨水形成。
19.根据权利要求17所述的半导体封装件，其中，所述半导体封装件被配置为：接收电源电压，并且通过所述封装基板、所述通路图案和所述迹线图案将所述电源电压分别传输到所述第一半导体芯片和所述第二半导体芯片。
20.根据权利要求17所述的半导体封装件，所述半导体封装件还包括位于所述封装基板上的第二模制构件，所述第二模制构件覆盖所述第一半导体芯片的至少一部分和所述第二半导体芯片的至少一部分。
