带有偏置方案的时钟调整电路的制作方法

专利2025-11-25  5


本公开涉及带有偏置方案的时钟调整电路。


背景技术:

1、许多半导体器件通常具有时钟路径来生成时钟信号,并且具有其他电路来校正时钟信号的时序以满足规格。一些传统时钟路径具有这样的电路:该电路在电路输出端处带有可变负载电容器,以通过改变电容器的值来调整时钟信号的上升沿或下降沿。然而,这些传统时钟路径中的电路往往具有缺陷。例如,由于时钟信号的时序中的延迟由电容器控制,因此电路消耗相对较高的功率。电容器随工艺和温度的变化可限制电路提供的延迟范围和延迟步长。从而,为了获得适当的延迟范围,需要在延迟线中使用相对较多的级数,这进一步增大了功率消耗。一些其他传统时钟路径具有电路来校正(例如,增大或减小)电路输出端处的时钟信号的占空比,其中电路在电路输出端具有可变电流生成器(例如,电流源、电流汇或者这两者)。可通过从电源电压中汲取更多电流或者将更多电流汇入地来校正占空比。然而,这个电路通常具有相对较高的电流消耗。这个电路中的精细延迟步长可能也难以实现,因为精细延迟步长的时间延迟取决于可变电流生成器的最小电流步长。下面的描述提供了与一些传统电路(例如上述传统电路)相比具有改进和优势的技术。


技术实现思路

1、根据本公开的一方面,提供了一种装置,包括:第一节点;第二节点;第一晶体管和第二晶体管,所述第一晶体管和第二晶体管包括与所述第一节点耦合的共同栅极和与所述第二节点耦合的共同端子;在所述第一晶体管的端子和第一电源节点之间彼此并联耦合的第一额外晶体管,这些第一额外晶体管包括栅极;以及在所述第二晶体管的端子和第二电源节点之间彼此并联耦合的第二额外晶体管,这些第二额外晶体管包括栅极。

2、根据本公开的一方面,提供了一种装置,包括:节点,来接收输入时钟信号;以及与所述节点串联耦合的多个级,所述多个级包括第一级和与所述第一级耦合的第二级,所述第一级包括用来接收所述输入时钟信号的输入端和用来基于所述输入时钟信号提供第一时钟信号的输出端,所述第二级包括用来接收所述第一时钟信号的输入端和用来基于所述第一时钟信号提供第二时钟信号的输出端,其中所述第一级包括:第一晶体管和第二晶体管,所述第一晶体管和第二晶体管包括与所述第一级的输入端耦合的共同栅极和与所述第一级的输出端耦合的共同端子;在所述第一晶体管的端子和第一电源节点之间彼此并联耦合的第一额外晶体管;以及在所述第二晶体管的端子和第二电源节点之间彼此并联耦合的第二额外晶体管;第一电压生成器,其具有输出端来提供第一电压;第一多路复用器,其包括与所述第一电压生成器的输出端耦合的输入端和与所述第一额外晶体管的各个栅极耦合的输出端;第二电压生成器,其具有输出端来提供第二电压;以及第二多路复用器,其包括与所述第二电压生成器的输出端耦合的输入端和与所述第二额外晶体管的各个栅极耦合的输出端。

3、根据本公开的一方面,提供了一种方法,包括:向第一晶体管和第二晶体管的共同栅极提供时钟信号;向在所述第一晶体管的端子和第一电源节点之间彼此并联耦合的第一额外晶体管的各个栅极提供第一电压;并且向在所述第二晶体管的端子和第二电源节点之间彼此并联耦合的第二额外晶体管的各个栅极提供第二电压。



技术特征:

1.一种装置,包括:

2.如权利要求1所述的装置,还包括:

3.如权利要求1所述的装置,其中,所述第一晶体管和第二晶体管具有不同的晶体管类型。

4.如权利要求1所述的装置,其中,所述第一额外晶体管具有第一晶体管类型,并且所述第二额外晶体管具有第二晶体管类型。

5.如权利要求1所述的装置,其中:

6.如权利要求5所述的装置,其中,所述各个第一电压中的至少两者具有不相等的值。

7.如权利要求5所述的装置,其中,所述各个第一电压具有相等的值。

8.如权利要求5所述的装置,其中,所述各个第二电压中的至少两者具有不相等的值。

9.如权利要求5所述的装置,其中,所述各个第二电压具有相等的值。

10.如权利要求5所述的装置,其中,所述各个第一电压中的至少一者具有与所述第二电压中的至少一者不相等的值。

11.如权利要求5所述的装置,还包括反相器,来基于所述第二时钟信号提供输出时钟信号。

12.如权利要求1所述的装置,还包括:

13.如权利要求12所述的装置,其中,所述时钟路径包括用来生成具有不同相位的时钟信号的多相时钟生成器、占空比校正电路、用来生成所述选通信号的选通生成器中的至少一者,并且其中,所述时钟信号调整电路被包括在所述多相时钟生成器、所述占空比校正电路和所述选通生成器的至少一者中。

14.如权利要求13所述的装置,其中,所述时钟路径包括锁相环,该锁相环具有与所述多相时钟生成器的输入端耦合的输出端。

15.如权利要求1所述的装置,其中,所述装置包括片上系统。

16.如权利要求1所述的装置,其中,所述装置包括系统,并且所述系统包括天线。

17.一种装置,包括:

18.如权利要求17所述的装置,其中:

19.如权利要求18所述的装置,其中,所述第一电阻梯的不同节点用于提供非线性电压。

20.如权利要求18所述的装置,其中,所述第二电阻梯的不同节点用于提供非线性电压。

21.如权利要求17所述的装置,其中:

22.如权利要求17所述的装置,其中,所述第二级包括:

23.一种方法,包括:

24.如权利要求23所述的方法,还包括:

25.如权利要求24所述的方法,还包括:


技术总结
本公开涉及带有偏置方案的时钟调整电路。一些实施例包括装置,这些装置包括第一节点;第二节点;第一晶体管和第二晶体管,第一晶体管和第二晶体管包括与第一节点耦合的共同栅极和与第二节点耦合的共同端子;在第一晶体管的端子和第一电源节点之间彼此并联耦合的第一额外晶体管,这些第一额外晶体管包括栅极;以及在第二晶体管的端子和第二电源节点之间彼此并联耦合的第二额外晶体管,这些第二额外晶体管包括栅极。

技术研发人员:泽夫·托罗克,达尔吉特·库玛,叶夫根尼·佩雷尔曼
受保护的技术使用者:英特尔公司
技术研发日:
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/read-1825207.html

最新回复(0)