包括具有可变宽度的字线的半导体集成电路器件的制作方法

专利2025-11-26  2


所公开的各种实施例总体上涉及一种半导体集成电路器件,更具体地,涉及一种包括具有可变宽度的字线以改善行锤特性的半导体集成电路器件。


背景技术:

1、半导体存储器件可以包括多个字线、多个位线以及储存元件,所述储存元件连接在字线与位线之间。

2、随着半导体存储器件已变得高度集成,字线之间的间距已变得更窄,从而在字线之间产生更多耦合。

3、此外,随着字线的切换次数(或字线访问的频率)增加,(与相邻字线连接的)储存器件中的数据可以被耦合到对应的字线,从而能够产生行锤效应。行锤效应经常引起来自储存元件的数据丢失,这降低了储存元件的刷新特性。


技术实现思路

1、根据这里呈现的所公开的实施例,提供了一种半导体集成电路器件,该半导体集成电路器件包括半导体衬底、有源区以及字线。有源区由形成在半导体衬底中的隔离区限定。有源区包括至少一个接触区。字线包括主栅极和旁通栅极(pass gate)。主栅极被布置在有源区中。旁通栅极位设成远离主栅极。旁通栅极位处于隔离区中。接触区被布置在主栅极的一侧处。主栅极的侧壁包括:被配置为围绕接触区的第一凹陷部分。第一凹陷部分可以与接触区间隔开第一距离。

2、在各种实施例中,接触区可以包括储存节点接触。

3、在各种实施例中,第一距离可以是用于引起字线与接触区之间的电荷耦合与绝缘保持的最大距离。

4、在各种实施例中,有源区中的接触区可以包括多个接触区。接触区中的任何一个接触区可以是位处于主栅极的第一侧处的储存节点接触。接触区中的另一个接触区可以是位处于主栅极的另一侧的位线接触。

5、根据所公开的实施例,提供了另一种半导体集成电路器件,所述另一种半导体集成电路器件包括多个有源区和多个字线。有源区由隔离区限定。每个有源区包括:被配置为与储存节点接触和位线接触接触的部分。每个字线包括多个第一栅极和多个第二栅极。第一栅极在有源区中的储存节点接触与位线接触之间穿过。第二栅极从主栅极延伸以穿过隔离区。第一栅极包括第一凹陷部分和第二凹陷部分。第一凹陷部分位处于第一栅极的与储存节点接触相邻的第一侧壁处。第二凹陷部分位处于第一栅极的与位线接触相邻的第二侧壁处。

6、根据所公开的实施例,提供了另一种半导体集成电路器件,该半导体集成电路器件包括多个有源区和多个字线。字线在被配置为限定有源区的隔离区上平行地延伸。每个字线包括:穿过有源区的主栅极、和穿过隔离区的旁通栅极。主栅极的宽度和旁通栅极中的第一部分的宽度比字线的宽度窄。从旁通栅极的第一部分延伸的第二部分具有与字线的宽度基本相同的宽度。

7、根据各种实施例,字线可以具有凹陷的栅极结构以防止在字线之间的界面处产生电荷耦合。此外,任何剩余电荷可以被传输到相邻的储存电容器,以改善行锤特性。



技术特征:

1.一种半导体集成电路器件,所述半导体集成电路器件包括:

2.如权利要求1所述的半导体集成电路器件,其中,所述接触区包括储存节点接触。

3.如权利要求1所述的半导体集成电路器件,其中,所述第一距离是用于引起所述字线与所述接触区之间的电荷耦合的最大距离。

4.如权利要求1所述的半导体集成电路器件,其中,所述有源区中的所述接触区包括多个区,所述接触区中的一个接触区是位于所述主栅极的第一侧处的储存节点接触,而所述接触区中的另一个接触区是位于所述主栅极的第二侧处的位线接触。

5.如权利要求4所述的半导体集成电路器件,其中,所述第一凹陷部分位处于所述主栅极的所述第一侧处,所述主栅极还包括第二凹陷部分,所述第二凹陷部分形成在所述主栅极的第二侧处,与所述第一凹陷部分相对,以及在所述主栅极与所述位线接触之间形成第二距离。

6.一种半导体集成电路器件,所述半导体集成电路器件包括:

7.如权利要求6所述的半导体集成电路器件,其中,所述第一栅极的所述第一侧壁在第一距离内沿水平方向、竖直方向以及对角线方向中的至少一个方向围绕所述储存节点接触。

8.如权利要求7所述的半导体集成电路器件,其中,所述第一距离是用于引起所述第一栅极与所述储存节点接触之间的电荷耦合的最大距离。

9.如权利要求6所述的半导体集成电路器件,其中,包括所述第二凹陷部分的所述第一栅极的所述第二侧壁与所述位线接触间隔开第二距离。

10.如权利要求9所述的半导体集成电路器件,其中,所述第二距离是用于防止电荷耦合的最小距离。

11.如权利要求6所述的半导体集成电路器件,其中,所述第二栅极包括:第一部分,所述第一部分面向与所述字线相邻的相邻有源区;和第二部分,所述第二部分面向与所述字线相邻的另一个字线。

12.如权利要求11所述的半导体集成电路器件,其中,所述第二栅极的所述第一部分具有与所述第二栅极的所述第二部分的宽度不同的宽度。

13.如权利要求11所述的半导体集成电路器件,其中,所述第二栅极包括第三凹陷部分,所述第三凹陷部分形成在面向所述相邻有源区的第二结区的所述第一部分的侧壁处,并且在所述第二栅极的所述第一部分与电连接到所述储存节点接触的所述第二结区之间在所有方向上通过所述第三凹陷部分而保持第三距离。

14.如权利要求13所述的半导体集成电路器件,其中,所述第三距离是用于防止电荷耦合的最小距离。

15.如权利要求11所述的半导体集成电路器件,其中,所述第一栅极的宽度与所述第二栅极的所述第一部分的宽度基本相同,并且所述第二栅极的所述第一部分的宽度比所述第二栅极的所述第二部分的宽度窄。

16.一种半导体集成电路器件,所述半导体集成电路器件包括:

17.一种半导体集成电路器件,所述半导体集成电路器件包括:


技术总结
一种半导体集成电路器件,其包括半导体衬底、有源区以及字线。有源区由形成在半导体衬底中的隔离区限定。有源区包括至少一个接触区。字线包括主栅极和旁通栅极。主栅极被布置在有源区中。旁通栅极位设成远离主栅极。旁通栅极位处于隔离区中。接触区被布置在主栅极的一侧处。主栅极的侧壁包括:被配置为围绕接触区的第一凹陷部分。第一凹陷部分可以与接触区间隔开第一距离。

技术研发人员:姜锡永
受保护的技术使用者:爱思开海力士有限公司
技术研发日:
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/read-1825225.html

最新回复(0)