一个或更多个实施例涉及一种栅极驱动电路和一种包括该栅极驱动电路的显示装置。
背景技术：
1、通常，显示装置包括包含多个像素的像素部、栅极驱动电路、数据驱动电路和控制电路(控制器)。栅极驱动电路包括电连接到栅极线的多个级，并且级向栅极线供应栅极信号。
技术实现思路
1、一个或更多个实施例包括可以从其稳定地输出栅极信号的栅极驱动电路以及包括该栅极驱动电路的显示装置。由一个或更多个实施例实现的技术效果可以不限于上述技术效果，并且本领域普通技术人员通过描述将清楚地理解这里未描述的其他技术效果。
2、另外的方面将部分地在下面的描述中阐述，并且部分地将通过描述而明显，或者可以通过实践公开的所呈现的实施例来获知。
3、根据一个或更多个实施例，栅极驱动电路包括多个级，每个级包括：节点控制器，控制第一节点的电压电平和第二节点的电压电平；第一输出部，根据第一节点的电压电平和第二节点的电压电平向第一输出端子输出栅极信号，栅极信号具有第一电平的电压或第二电平的电压，第二电平低于第一电平；以及第二输出部，根据第一节点的电压电平和第二节点的电压电平向第二输出端子输出进位输出信号，进位输出信号具有第一电平的电压或第三电平的电压，第三电平低于第二电平。节点控制器可以包括：第一稳定晶体管和第二稳定晶体管，串联电连接在第一节点与被施加第三电平的电压的电压输入端子之间；以及第一电容器，电连接在第一稳定晶体管与第二稳定晶体管之间。第一稳定晶体管可以电连接在第一节点与第一电容器之间，并且包括与被施加第一时钟信号的第一时钟输入端子电连接的栅极，第二稳定晶体管可以电连接在第一电容器与被施加第三电平的电压的电压输入端子之间，并且包括与第二节点电连接的栅极。
4、节点控制器还可以包括初始化晶体管，初始化晶体管电连接在第一节点与被施加第三电平的电压的电压输入端子之间并且包括与被施加下一进位信号的第一进位输入端子电连接的栅极。
5、节点控制器还可以包括第一晶体管和第二晶体管，第一晶体管和第二晶体管串联电连接在被施加起始信号或前一进位信号的第二进位输入端子与第一节点之间，其中，第一晶体管可以电连接在第二进位输入端子与第二晶体管之间，并且包括与第二进位输入端子电连接的栅极，第二晶体管可以电连接在第一晶体管与第一节点之间，并且包括与被施加第二时钟信号的第二时钟输入端子电连接的栅极，并且在起始信号或前一进位信号是第一电平的电压的情况下，第二时钟信号也可以是第一电平的电压。
6、前一进位信号可以是从紧挨着的前面的级输出的进位信号，并且下一进位信号可以是从紧挨着的后面的级输出的进位信号。
7、节点控制器还可以包括：第三晶体管，电连接在第二时钟输入端子与第二节点之间，并且包括与第一节点电连接的栅极；以及第四晶体管，电连接在第二节点与被施加第一电平的电压的电压输入端子之间，并且包括与第二时钟输入端子电连接的栅极。
8、第一时钟信号和第二时钟信号可以在第一电平的电压和第三电平的电压之间交替，并且第二时钟信号相对于第一时钟信号可以具有约180度的相位差。
9、第一输出部可以包括：第一上拉晶体管，电连接在第一时钟输入端子与第一输出端子之间，并且包括与第一节点电连接的栅极；第一下拉晶体管，电连接在被施加第二电平的电压的电压输入端子与第一输出端子之间，并且包括与第二节点电连接的栅极；以及第二电容器，电连接在第二节点与被施加第二电平的电压的电压输入端子之间。
10、第二输出部可以包括：第一上拉晶体管，电连接在第一时钟输入端子与第一输出端子之间，并且包括与第一节点电连接的栅极；第一下拉晶体管，电连接在被施加第三电平的电压的电压输入端子与第一输出端子之间，并且包括与第二节点电连接的栅极；以及第三电容器，电连接在第一节点与第一输出端子之间。
11、第一上拉晶体管可以包括串联电连接的多个子晶体管。
12、第一时钟信号和第二时钟信号可以在第一电平的电压和第三电平的电压之间交替，并且第一时钟信号相对于第二时钟信号可以具有约180度的相位差。
13、根据一个或更多个实施例，栅极驱动电路包括：多个级，每个级包括：节点控制器，控制第一节点的电压电平和第二节点的电压电平；第一输出部，根据第一节点的电压电平和第二节点的电压电平向第一输出端子输出栅极信号，栅极信号具有第一电平的电压或第二电平的电压，第二电平低于第一电平；以及第二输出部，根据第一节点的电压电平和第二节点的电压电平向第二输出端子输出进位输出信号，进位输出信号具有第一电平的电压或第三电平的电压，第三电平低于第二电平。第一输出部可以包括第一上拉晶体管，第一上拉晶体管电连接在被施加第一时钟信号的第一时钟输入端子与第一输出端子之间并且包括与第一节点电连接的栅极，第二输出部可以包括第二上拉晶体管，第二上拉晶体管电连接在第一时钟输入端子与第二输出端子之间并且包括与第一节点电连接的栅极，并且第二上拉晶体管可以包括串联电连接的多个子晶体管。
14、第一输出部还可以包括：第一下拉晶体管，电连接在被施加第二电平的电压的电压输入端子与第一输出端子之间，并且包括与第二节点电连接的栅极；以及第一电容器，电连接在第二节点与被施加第二电平的电压的电压输入端子之间。
15、第二输出部还可以包括：第二下拉晶体管，电连接在被施加第三电平的电压的电压输入端子与第二输出端子之间，并且包括与第二节点电连接的栅极；以及第二电容器，电连接在第一节点与第二输出端子之间。
16、节点控制器可以包括第一晶体管和第二晶体管，第一晶体管和第二晶体管串联电连接在被施加起始信号或前一进位信号的第一进位输入端子与第一节点之间，其中，第一晶体管可以电连接在第一进位输入端子与第二晶体管之间，并且包括与第一进位输入端子电连接的栅极，第二晶体管可以电连接在第一晶体管与第一节点之间，并且包括与被施加第二时钟信号的第二时钟输入端子电连接的栅极，并且在起始信号或前一进位信号是第一电平的电压的情况下，第二时钟信号也可以是第一电平的电压。
17、节点控制器可以包括第一晶体管，第一晶体管电连接在被施加起始信号或前一进位信号的第一进位输入端子与第一节点之间并且包括与第一进位输入端子电连接的栅极。
18、节点控制器还可以包括：第二晶体管，电连接在被施加第二时钟信号的第二时钟输入端子与第二节点之间，并且包括与第一节点电连接的栅极；以及第三晶体管，电连接在第二节点与被施加第一电平的电压的电压输入端子之间，并且包括与第二时钟输入端子电连接的栅极。
19、第一时钟信号和第二时钟信号可以在第一电平的电压和第二电平的电压之间交替，并且第一时钟信号相对于第二时钟信号可以具有约180度的相位差。
20、节点控制器还可以包括第四晶体管，第四晶体管电连接在第一节点与被施加第三电平的电压的电压输入端子之间并且包括与被施加下一进位信号的第二进位输入端子电连接的栅极。
21、节点控制器还可以包括第五晶体管和第六晶体管，第五晶体管和第六晶体管串联电连接在第一节点与被施加第三电平的电压的电压输入端子之间，其中，第五晶体管可以电连接在第一节点与第六晶体管之间，并且包括与第一时钟输入端子电连接的栅极，并且第六晶体管可以电连接在第五晶体管与被施加第三电平的电压的电压输入端子之间，并且包括与第二节点电连接的栅极。
22、节点控制器还可以包括电连接在第五晶体管与第六晶体管之间的第一电容器。
1.一种栅极驱动电路，所述栅极驱动电路包括：
2.根据权利要求1所述的栅极驱动电路，其中，所述节点控制器还包括初始化晶体管，所述初始化晶体管电连接在所述第一节点与被施加所述第三电平的电压的电压输入端子之间并且包括与被施加下一进位信号的第一进位输入端子电连接的栅极。
3.根据权利要求2所述的栅极驱动电路，其中，所述节点控制器还包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管串联电连接在被施加起始信号或前一进位信号的第二进位输入端子与所述第一节点之间，其中，
4.根据权利要求3所述的栅极驱动电路，其中，
5.根据权利要求3所述的栅极驱动电路，其中，所述节点控制器还包括：
6.根据权利要求5所述的栅极驱动电路，其中，
7.根据权利要求1所述的栅极驱动电路，其中，所述第一输出部包括：
8.根据权利要求1所述的栅极驱动电路，其中，所述第二输出部包括：
9.根据权利要求8所述的栅极驱动电路，其中，所述第一上拉晶体管包括串联电连接的多个子晶体管。
10.根据权利要求9所述的栅极驱动电路，其中，
11.一种栅极驱动电路，所述栅极驱动电路包括：
12.根据权利要求11所述的栅极驱动电路，其中，所述第一输出部还包括：
13.根据权利要求12所述的栅极驱动电路，其中，所述第二输出部还包括：
14.根据权利要求11所述的栅极驱动电路，其中，所述节点控制器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管串联电连接在被施加起始信号或前一进位信号的第一进位输入端子与所述第一节点之间，其中，
15.根据权利要求11所述的栅极驱动电路，其中，所述节点控制器包括第一晶体管，所述第一晶体管电连接在被施加起始信号或前一进位信号的第一进位输入端子与所述第一节点之间并且包括与所述第一进位输入端子电连接的栅极。
16.根据权利要求15所述的栅极驱动电路，其中，所述节点控制器还包括：
17.根据权利要求16所述的栅极驱动电路，其中，
18.根据权利要求16所述的栅极驱动电路，其中，所述节点控制器还包括第四晶体管，所述第四晶体管电连接在所述第一节点与被施加所述第三电平的电压的电压输入端子之间并且包括与被施加下一进位信号的第二进位输入端子电连接的栅极。
19.根据权利要求18所述的栅极驱动电路，其中，
20.根据权利要求19所述的栅极驱动电路，其中，所述节点控制器还包括电连接在所述第五晶体管与所述第六晶体管之间的第一电容器。
