本发明属于半导体器件领域，更具体地，涉及一种晶圆级硅基iii-v族异质集成器件及其制备方法。
背景技术：
1、当前数据流量爆发式增长以及算力网络架构更新对数据互连的速率和带宽密度需求剧增，铜互连已经逐渐逼近其物理极限。相比之下，光互连能够提供更高的带宽和更低的传输损耗，因此，数据中心互连光模块成为光通信领域的研究热点。硅是集成电路制造中的主流材料，同时也具备优秀的光电性能。硅光技术及硅基光电子集成技术，因其在集成度和大规模生产成本方面的优势已逐步占据光通信市场。基于绝缘衬底上的硅（soi）平台研发的部分硅光工艺已相对完整和成熟，如各类无源器件、电光调制器、光电探测器和波分复用器等。然而，硅材料是间接带隙材料，本身很难发光，基于soi平台的激光器、调制器等有源器件开发尚未有成熟的解决方案。由于激光器、调制器等有源器件一般采用直接带隙ⅲ-ⅴ族材料，因此人们开始研究如何将iii-v族材料平台与soi平台结合在一起，同时利用ⅲ-ⅴ族材料优异的发光性能与硅材料的低成本低损耗高集成度优势。
2、在硅soi晶圆集成iii-v族有源器件主要有“异质集成”和“混合集成”技术路线。混合集成将已经制作好的iii-v族有源芯片焊接到硅波导上，但存在以下难点：焊接时很难保证激光器芯片与硅波导在同一高度，需要亚微米精度级别的机械定位，影响耦合效率；激光器与硅波导接触界面存在反射，若有一定强度的反射光返回激光腔，将可能会存在相干崩溃等影响激光器出光稳定性的现象，需要在界面引入隔离器结构，增大了集成器件体积和器件制作成本。
3、异质集成技术可以很好解决上述问题，将ⅲ-ⅴ族材料晶圆或晶粒直接贴在soi晶圆上方，垂直方向上不需要高度上的精确对准，在水平方向基于光刻工艺实现高精度对准，构成si/iii-v复合晶圆，在对应位置制作器件，即为si/iii-v复合有源器件。由于iii-v族材料与硅波导不在同一水平面，光主要通过倏逝波耦合的方式在两种材料中传输，倏逝波耦合也可具有较高的耦合效率，同时对反射光的容忍度较高。因此，异质集成技术是当前硅soi晶圆集成iii-v族有源器件的主要研究方向。
4、然而，现有异质集成技术存在以下问题。（1）兼容性差：由于soi晶圆上制作的常规硅光器件与si/iii-v有源器件共享了同一soi晶圆的顶层硅，硅层上硅器件金属电极制作与iii-v有源器件冲突且造成污染，制作工艺上不兼容；此外，si/iii-v复合有源器件倏逝波耦合的硅层厚度为主流硅光器件硅层厚度的2-4倍，晶圆规格上不兼容。（2）失效风险高：soi晶圆中二氧化硅包层的高热阻特性限制了发热严重的上层有源iii-v族材料的散热，造成si/iii-v异质集成器件失效风险高。
5、综合而言，现有技术中异质集成技术具有集成度高、低成本优势，商业化前景良好，但其仍存在兼容性差、失效风险高的技术难题。
技术实现思路
1、针对现有技术的缺陷和改进需求，本发明提供了一种晶圆级硅基iii-v族异质集成器件及其制备方法，其目的在于解决现有异质集成器件存在的兼容性差、失效风险高的问题。
2、为实现上述目的，按照本发明的一个方面，提供了一种晶圆级硅基iii-v族异质集成器件，其特征在于，包括：器件硅区、键合硅区和有源器件区，所述器件硅区和所述有源器件区分别键合在所述键合硅区的上下两侧；所述器件硅区包括硅硅耦合器和硅基调制器；所述有源器件区采用iii-v族化合物半导体材料，包括：p型包层、有源层、n型包层、p面电极、n面散热电极和气密保护材料；所述p型包层、所述有源层、所述n型包层和所述n面散热电极依次设置在所述键合硅区的一侧；所述p面电极设置在所述p型包层上；所述气密保护材料包裹所述p型包层、所述有源层、所述n型包层、所述p面电极和所述n面散热电极。
3、更进一步地，所述晶圆级硅基iii-v族异质集成器件中刻蚀有穿过所述器件硅区、所述键合硅区和所述p型包层的金属通孔；所述金属通孔连接所述p面电极，且与所述硅硅耦合器和所述硅基调制器间隔一定距离。
4、更进一步地，所述键合硅区包括：依次设置的键合硅包层和键合硅顶层，以及在所述键合硅顶层中刻蚀形成的键合硅波导；所述器件硅区与所述键合硅包层之间键合连接；所述p型包层与所述键合硅顶层之间键合连接。
5、更进一步地，所述键合硅顶层的厚度为400nm-800nm。
6、更进一步地，所述有源层为量子阱结构，所述p型包层、所述有源层和所述n型包层沿纵向方向形成折射率为低-高-低的波导结构。
7、更进一步地，所述器件硅区还包括其它结构的硅光器件；所述硅硅耦合器、所述硅基调制器以及其他结构的硅光器件利用同一soi晶圆顶层硅层制作而成。
8、更进一步地，所述器件硅区与所述键合硅区之间形成有光场倏逝波耦合结构；所述有源器件区与所述键合硅区之间形成有光场倏逝波耦合结构。
9、更进一步地，所述晶圆级硅基iii-v族异质集成器件还包括：硅衬底，设置在所述n面散热电极和所述气密保护材料上。
10、按照本发明的另一个方面，提供了一种如上所述的晶圆级硅基iii-v族异质集成器件的制备方法，包括：s1，准备器件硅soi晶圆、键合硅soi晶圆和有源器件晶圆；其中，器件硅soi晶圆包括依次设置的器件硅衬底、器件硅包层和器件硅顶层硅；有源器件晶圆包括依次设置的p型包层、有源层和n型包层；键合硅soi晶圆包括依次设置的键合硅衬底、键合硅包层和键合硅顶层，键合硅顶层中刻蚀有键合硅波导；s2，将有源器件晶圆的p型包层与键合硅soi晶圆的键合硅顶层键合，形成复合晶圆，去除复合晶圆中的键合硅衬底；s3，将器件硅soi晶圆的器件硅顶层硅与复合晶圆中的键合硅包层键合，形成异质集成晶圆；s4，在异质集成晶圆的有源器件晶圆一侧，制备所述有源器件区；s5，去除异质集成晶圆中的器件硅衬底和部分厚度的器件硅包层；s6，在异质集成晶圆的器件硅soi晶圆一侧，采用cmos 后道工艺，制备所述器件硅区。
11、更进一步地，所述s6之后还包括：刻蚀穿过所述器件硅区、所述键合硅区和所述p型包层的金属通孔，以连接所述p面电极。
12、总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
13、（1）提供了一种晶圆级硅基iii-v族异质集成器件，额外设置了键合硅区，并在键合硅区的上下两侧分别键合器件硅区和有源器件区，硅光器件与iii-v有源器件分别集成在键合硅区的正、反不同平面，在架构层面解决了iii-v有源器件与cmos金属电极的空间冲突，可以完美兼容标准cmos后道工艺；
14、反面的iii-v有源器件可以与正面任意厚度的硅器件波导低损耗倏逝耦合，灵活适配主流硅光代工平台任意厚度顶层硅的soi晶圆，完美解决了现有异质集成器件存在的兼容性较差的问题；
15、（2）由于本发明实施例中硅光器件与iii-v有源器件分别集成在正、反不同平面，iii-v有源器件位于单独的一面，对于器件中发热量大的iii-v有源区，可以通过导热性优良的大面积金属通道（n面散热电极）以及硅衬底与外部热交换，具备比肩分立iii-v有源器件超低热阻特性的潜力，实现高效散热，降低器件失效风险，保障器件长期可靠性。
1.一种晶圆级硅基iii-v族异质集成器件，其特征在于，包括：器件硅区（1）、键合硅区（2）和有源器件区（3），所述器件硅区（1）和所述有源器件区（3）分别键合在所述键合硅区（2）的上下两侧；
2.如权利要求1所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述晶圆级硅基iii-v族异质集成器件中刻蚀有穿过所述器件硅区（1）、所述键合硅区（2）和所述p型包层（31）的金属通孔；
3.如权利要求1所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述键合硅区（2）包括：依次设置的键合硅包层（22）和键合硅顶层（23），以及在所述键合硅顶层（23）中刻蚀形成的键合硅波导（24）；
4.如权利要求3所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述键合硅顶层（23）的厚度为400nm-800nm。
5.如权利要求1所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述有源层（32）为量子阱结构，所述p型包层（31）、所述有源层（32）和所述n型包层（33）沿纵向方向形成折射率为低-高-低的波导结构。
6.如权利要求1所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述器件硅区（1）还包括其它结构的硅光器件；
7.如权利要求1所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述器件硅区（1）与所述键合硅区（2）之间形成有光场倏逝波耦合结构；所述有源器件区（3）与所述键合硅区（2）之间形成有光场倏逝波耦合结构。
8.如权利要求1-7任一项所述的晶圆级硅基iii-v族异质集成器件，其特征在于，所述晶圆级硅基iii-v族异质集成器件还包括：硅衬底（4），设置在所述n面散热电极（35）和所述气密保护材料（36）上。
9.如权利要求1-8任一项所述的晶圆级硅基iii-v族异质集成器件的制备方法，其特征在于，包括：
10.如权利要求9所述的制备方法，其特征在于，s6之后还包括：刻蚀穿过器件硅区、键合硅区和p型包层的金属通孔，以连接p面电极。
