本发明的实施方式总体上涉及一种半导体器件，更具体地，涉及包括以三维布置的存储单元的半导体器件及其制造方法。
背景技术：
1、近来已经提出了包括以三维布置的存储单元的三维存储器件。
技术实现思路
1、本发明总体上涉及一种包括高度集成的存储单元的半导体器件以及一种用于制造该半导体器件的方法。
2、根据本发明的实施方式，一种半导体器件包括：水平层，与下结构间隔开以在平行于下结构的方向上延伸；垂直导线，在垂直于下结构的方向上延伸以及耦接至水平层的第一侧端部；数据储存元件，耦接至水平层的第二侧端部；以及水平导线，包括垂直方向上不对称的第一水平导线和第二水平导线，水平层置于第一水平导线和第二水平导线之间。
3、根据本发明的另一实施方式，一种用于制造半导体器件的方法包括：在下结构之上形成堆叠体，在堆叠体中，第一电介质层、第一牺牲层、半导体层、第二牺牲层和第二牺牲层电介质层顺序地堆叠；通过刻蚀堆叠体形成第一开口；通过从第一开口使第二牺牲层凹陷来形成上凹部；通过从第一开口使第一牺牲层凹陷来形成下凹部，下凹部的水平长度大于上凹部的水平长度；在上凹部中形成第一水平导线；以及在下凹部中形成第二水平导线，第二水平导线的水平长度与第一水平导线的水平长度相同，其中，第一水平导线和第二水平导线在垂直方向上不对称，半导体层置于第一水平导线和第二水平导线之间。
4、根据本发明的另一实施方式，一种半导体器件包括：下结构；以及存储单元阵列，存储单元阵列包括垂直堆叠在下结构之上的多个存储单元，其中每个存储单元包括：水平层，与下结构间隔开以在平行于下结构的方向上延伸；垂直导线，在垂直于下结构的方向上延伸以及耦接至水平层的第一侧端部；数据储存元件，耦接至水平层的第二侧端部；以及水平导线，包括垂直方向上不对称的第一水平导线和第二水平导线，水平层置于第一水平导线和第二水平导线之间。
5、从下面的详细描述和附图将理解本发明的这些和其他特征和优点。
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述第一水平导线包括相邻于所述垂直导线设置的第一侧表面和相邻于所述数据储存元件设置的第二侧表面，以及
3.根据权利要求2所述的半导体器件，其中，所述第二水平导线包括相邻于所述垂直导线设置的第三侧表面和相邻于所述数据储存元件设置的第四侧表面，以及
4.根据权利要求1所述的半导体器件，其中，所述水平层包括：
5.根据权利要求4所述的半导体器件，其中，所述第一水平导线和所述第二水平导线中的每一个包括与所述沟道交叠的第一交叠区。
6.根据权利要求5所述的半导体器件，其中，所述第一水平导线还包括与所述第一掺杂区交叠的第二交叠区，
7.根据权利要求5所述的半导体器件，其中，所述第二水平导线还包括与所述第二掺杂区交叠的第三交叠区，
8.根据权利要求1所述的半导体器件，其中，所述第一水平导线和所述第二水平导线包括高功函数材料。
9.根据权利要求1所述的半导体器件，还包括：
10.根据权利要求9所述的半导体器件，其中，所述上第一盖层的水平长度小于所述下第一盖层的水平长度。
11.根据权利要求1所述的半导体器件，还包括：
12.根据权利要求11所述的半导体器件，其中，所述上第二盖层的水平长度大于所述下第二盖层的水平长度。
13.根据权利要求1所述的半导体器件，其中，所述水平层具有比所述第一水平导线和第二水平导线小的垂直厚度。
14.根据权利要求1所述的半导体器件，其中，所述水平层包括半导体材料或氧化物半导体材料。
15.根据权利要求1所述的半导体器件，其中，所述水平层包括单晶硅、多晶硅、锗、硅-锗或氧化铟镓锌。
16.根据权利要求1所述的半导体器件，其中，所述数据储存元件包括电容器，以及
17.一种用于制造半导体器件的方法，包括：
18.根据权利要求17所述的方法，其中，所述第一牺牲层和所述第二牺牲层具有不同的刻蚀速率。
19.根据权利要求17所述的方法，其中，所述第一牺牲层具有比所述第二牺牲层的刻蚀速率更快的刻蚀速率。
20.根据权利要求17所述的方法，其中，
21.根据权利要求17所述的方法，其中，所述第一水平导线和所述第二水平导线包括高功函数材料。
22.根据权利要求17所述的方法，还包括：
