基于高级封装和多类型扩展存储器的GPU芯片架构系统的制作方法

专利2026-02-03  3


本发明涉及芯片,尤其涉及一种基于高级封装和多类型扩展存储器的gpu芯片架构系统。


背景技术:

1、现有的图形处理器(graphics processing unit,简称gpu)芯片,通常是采用一个整体的芯片架构,即gpu芯片的所有组成部分均位于一个单一芯片上,如果gpu芯片上的组成部分出现问题,极有可能导致整个gpu芯片无法使用,从而导致gpu芯片的良率低,增加了gpu芯片的成本。

2、此外,现有的gpu架构的多级缓存架构中,受限于gpu芯片的面积、布局等因素,每一级高速缓冲存储器的容量受限。以三级缓存为例,第一级高速缓冲存储器、第二级高速缓冲存储器和第三级高速缓冲存储器等的存储容量有限,无法实现灵活扩充第一级高速缓冲存储器、第二级高速缓冲存储器和第三级高速缓冲存储器的存储容量。现有技术中,第三级高速缓冲存储器通常设置在第二级高速缓冲存储器与gpu显存的通路之间,第二级高速缓冲存储器需要从第三级高速缓冲存储器获取数据,当每一级缓存容量小于计算所需的数据集大小时,数据缓存需要频繁切换,而频繁切换的开销以及慢速的gpu显存读写会降低gpu的数据访问效率,从而导致gpu性能变差。

3、由此可知,如何提出一种新的gpu架构,来提高gpu芯片的良率、提高gpu的数据访问速度、提升gpu芯片的性能成为亟待解决的技术问题。


技术实现思路

1、本发明目的在于,提供一种基于高级封装和多类型扩展存储器的gpu芯片架构系统,提高了gpu芯片的良率和gpu的数据访问速度,提升了gpu芯片的性能。

2、根据本发明一方面,提供了一种基于高级封装和多类型扩展存储器的gpu芯片架构系统,包括gpu芯片,所述gpu芯片包括io接口芯粒和与所述io接口芯粒相连的k组gpu核心芯粒{u1,u2,…,uk,…uk},uk为第k组gpu核心芯粒,k的取值范围为1到k。

3、uk=(l1k,l2k,…,lhk,…lf(h)k),l1k,l2k,…,lhk,…lf(h)k沿距离io接口芯粒从近到远的方向依次排布,lhk为uk中第h个gpu核心芯粒,h的取值范围为1到f(h),f(h)为uk中gpu核心芯粒的数量;所述系统还包括设置在lhk上的扩展存储器shk,lhk和shk的面积和形状均相同,采用晶圆堆叠的方式切割生成。

4、所述gpu核心芯粒包括p个执行单元a1p、p个第一级高速缓冲存储器c11p、q个第二级高速缓冲存储器c12q、第一路由模块以及至少一个设置在gpu核心芯粒一侧的芯粒通信接口第一d1t和至少一个设置在gpu核心芯粒另一侧的芯粒通信接口第二d1t,其中,p的取值范围为1到p,q的取值范围为1到q,每一a1p中设置一个对应的c11p,每一c11p通过所述第一路由模块能够访问任何一个c12q;1≤t≤t,t为gpu核心芯粒一侧设置芯粒通信接口的最大值;所述io接口芯粒包括g个第二芯粒通信接口{d21,d22,…,d2g,…d2g}、k≤g,d2g为设置io接口芯粒上的第g个第二芯粒通信接口,g的取值范围为1到g;每一uk对应一个d2g,l1k的第一d1t与对应的d2g相连,ltk的第二d1t与lt+1k的第一d1t相连,lhk通过第一d1t、第二d1t、d2g跨芯粒访问其他gpu核心芯粒或io接口芯粒。

5、所述gpu核心芯粒包括第一芯粒区域和第二芯粒区域,a1p和c11p设置在所述第一芯粒区域内,c12q、第一路由模块和d1t设置在所述第二芯粒区域中。

6、shk包括第一扩展存储区域和第二扩展存储区域;所述第一芯粒区和所述第一扩展存储区域相重叠,且面积和大小均相等;所述第二芯粒区域和所述第二扩展存储区域相重叠,且面积和大小均相等。

7、所述第一扩展存储区域包括p个第一扩展存储单元,每一ap对应一个第一扩展存储单元bp,bp用于扩充ap和/或c1p的存储容量。

8、所述第二扩展存储区域包括q个第二扩展存储单元,c2q对应的第二扩展存储单元设置为c2q对应的第三级高速缓冲存储器c3q,c13q用于存储c12q中替换出的且访问频率符合预设的访问需求的数据。

9、本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种基于高级封装和多类型扩展存储器的gpu芯片架构系统可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有下列优点:

10、本发明通过将单一gpu芯片切分为多个gpu核心芯粒和一个io接口芯粒,提高了gpu芯片的良率,所述io接口芯粒连接的k组gpu核心芯粒,实现了gpu核心芯粒的数量和连接方式能够灵活设置,此外,还通过在每一gpu核心芯粒上设置对应的扩展存储器,并划分为第一扩展存储区域和第二扩展存储区域,通过第一扩展存储区域扩大第一级高速缓冲存储器和/或执行单元的存储容量,通过第二扩展存储区域扩充第二级高速缓冲存储器和第三级高速缓冲存储器容量,且能实现在同一组别中跨芯粒访问c12q,或者跨组别访问c12q,基于高级封装实现芯粒之间通信,提高了gpu的数据访问速度、提升了gpu芯片的性能。

11、上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。



技术特征:

1.一种基于高级封装和多类型扩展存储器的gpu芯片架构系统,其特征在于,

2.根据权利要求1所述的系统,其特征在于,

3.根据权利要求1所述的系统,其特征在于,

4.根据权利要求1所述的系统,其特征在于,

5.根据权利要求1所述的系统,其特征在于,

6.根据权利要求4所述的系统,其特征在于,

7.根据权利要求6所述的系统,其特征在于,

8.根据权利要求7所述的系统,其特征在于,

9.根据权利要求8所述的系统,其特征在于,

10.根据权利要求1所述的系统,其特征在于,


技术总结
本发明涉及一种基于高级封装和多类型扩展存储器的GPU芯片架构系统,IO接口芯粒和与其相连的U<subgt;k</subgt;;U<subgt;k</subgt;中的L<subgt;1</subgt;<supgt;k</supgt;,L<subgt;2</subgt;<supgt;k</supgt;,…,L<subgt;h</subgt;<supgt;k</supgt;,…L<subgt;f(h)</subgt;<supgt;k</supgt;沿距离IO接口芯粒从近到远的方向依次排布,还包括设置在L<subgt;h</subgt;<supgt;k</supgt;上的扩展存储器S<subgt;h</subgt;<supgt;k</supgt;,L<subgt;h</subgt;<supgt;k</supgt;和S<subgt;h</subgt;<supgt;k</supgt;的面积和形状均相同;L<subgt;h</subgt;<supgt;k</supgt;包括第一芯粒区域和第二芯粒区域;S<subgt;h</subgt;<supgt;k</supgt;包括第一扩展存储区域和第二扩展存储区域;第一芯粒区和第一扩展存储区域重叠;第二芯粒区域和第二扩展存储区域重叠;第一扩展存储区域用于扩充A<subgt;p</subgt;和/或C<supgt;1</supgt;<subgt;p</subgt;的存储容量;第二扩展存储区域用于为C<supgt;2</supgt;<subgt;q</subgt;设置对应的C<supgt;3</supgt;<subgt;q</subgt;。本发明提高了GPU芯片的良率和GPU的数据访问速度,提升了GPU芯片的性能。

技术研发人员:请求不公布姓名
受保护的技术使用者:沐曦集成电路(上海)有限公司
技术研发日:
技术公布日:2024/6/26
转载请注明原文地址:https://doc.8miu.com/read-1827025.html

最新回复(0)