本技术涉及时钟测试，特别是涉及一种新型片上时钟控制器。
背景技术：
1、目前片上时钟在测试模式下用occ(onchip clock controller，片上时钟控制器，片上时钟控制器是芯片内部用于切换功能和测试时钟以及控制测试时钟脉冲的模块)片上时钟控制器生成的时钟信号传输至所有寄存器的时钟端，由于寄存器在芯片的物理位置存在差异，当设计规模较大的时候，芯片在时序优化和绕线较难处理，而且进行测试时寄存器数量多，同时时钟信号传输至寄存器时钟端会产生大量功耗，增加芯片设计难度和成本
2、应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种新型片上时钟控制器，用于解决现有技术中时钟网clock mesh结构下测试功耗大的问题。
2、为实现上述目的及其他相关目的，本实用新型提供新型片上时钟控制器，包括控制单元、数据选择器、一个低速时钟测试单元和至少一个高速时钟测试单元；
3、所述控制单元的输入端接入高速时钟信号和低速时钟信号；所述控制单元根据所述高速时钟信号或所述低速时钟信号产生第一控制指令；
4、所述高速时钟测试单元包括高速时钟门控模块和高速数据选择模块；所述高速时钟门控模块的时钟端接入所述高速时钟信号，所述高速时钟门控模块的使能端连接所述高速数据选择模块的输出端，所述高速数据选择模块的高电平端和选择端连接tdr，所述高速数据选择模块的低电平端连接所述控制单元；
5、所述低速时钟测试单元包括低速时钟门控模块和低速数据选择模块；所述低速时钟门控模块的时钟端接入所述低速时钟信号，所述低速时钟门控模块的使能端连接所述低速数据选择模块的输出端，所述低速数据选择模块的高电平端和选择端连接tdr，所述低速数据选择模块的低电平端连接所述控制单元；
6、所述低速时钟测试单元或高速时钟测试单元根据第一控制指令和所述tdr产生的第二控制指令实现对所述低速时钟测试单元或所述高速时钟测试单元进行单独控制测试，并通过所述数据选择器输出对应的时钟信号。
7、可选地，所述控制单元产生的第一控制指令包括使能信号、选择控制信号和旁路时钟信号。
8、可选地，所述使能信号包括高速使能信号和低速使能信号；
9、所述高速使能信号接入所述高速数据选择模块的低电平端；
10、所述低速使能信号接入所述低速数据选择模块的低电平端。
11、可选地，所述选择控制信号接入所述数据选择器的控制端，所述选择控制信号包括低电平选通信号和高电平选通信号；
12、所述低电平选通信号用于控制所述数据选择器的低电平端打开；
13、所述高电平选通信号用于控制所述数据选择器的高电平端打开。
14、可选地，在dft模式下tdr控制高速数据选择模块的选择端为1时，高速数据选择模块的高电平端为高速时钟门控模块的使能端的输入。
15、可选地，在dft模式下tdr控制低速数据选择模块的选择端为1时，低速数据选择模块的高电平端为低速时钟门控模块的使能端的输入。
16、可选地，tdr产生的第二控制指令用于使所述低速数据选择模块或所述高速数据选择模块的控制端、高电平端均为高电平。
17、可选地，所述选择控制信号连接所述数据选择器的控制端，用于打开所述数据选择器的低速通道或高速通道。
18、可选地，所述高速数据选择模块的高电平端和选择端连接的tdr受单独控制。
19、可选地，所述低速数据选择模块的高电平端和选择端连接的tdr受单独控制。
20、如上所述，本实用新型的一种新型片上时钟控制器，具有以下有益效果：
21、本实用新型通过tdr产生的第二控制指令和片上时钟控制器内控制单元产生的第一控制指令实现对高速时钟测试单元或低速时钟测试单元的单独控制，从而达到可以分开打开external和internal寄存器时钟端时钟来源的目的，进而降低后续芯片external测试过程的功耗。
1.一种新型片上时钟控制器，其特征在于，包括控制单元、数据选择器、一个低速时钟测试单元和至少一个高速时钟测试单元；
2.根据权利要求1所述的新型片上时钟控制器，其特征在于，所述控制单元产生的第一控制指令包括使能信号、选择控制信号和旁路时钟信号。
3.根据权利要求2所述的新型片上时钟控制器，其特征在于，所述使能信号包括高速使能信号和低速使能信号；
4.根据权利要求2所述的新型片上时钟控制器，其特征在于，所述选择控制信号接入所述数据选择器的控制端，所述选择控制信号包括低电平选通信号和高电平选通信号；
5.根据权利要求2所述的新型片上时钟控制器，其特征在于，在dft模式下tdr控制高速数据选择模块的选择端为1时，高速数据选择模块的高电平端为高速时钟门控模块的使能端的输入。
6.根据权利要求2所述的新型片上时钟控制器，其特征在于，在dft模式下tdr控制低速数据选择模块的选择端为1时，低速数据选择模块的高电平端为低速时钟门控模块的使能端的输入。
7.根据权利要求2所述的新型片上时钟控制器，其特征在于，tdr产生的第二控制指令用于使所述低速数据选择模块或所述高速数据选择模块的控制端、高电平端均为高电平。
8.根据权利要求2所述的新型片上时钟控制器，其特征在于，所述选择控制信号连接所述数据选择器的控制端，用于控制打开所述数据选择器的低速通道或高速通道。
9.根据权利要求1所述的新型片上时钟控制器，其特征在于，所述高速数据选择模块的高电平端和选择端连接的tdr受单独控制。
10.根据权利要求1所述的新型片上时钟控制器，其特征在于，所述低速数据选择模块的高电平端和选择端连接的tdr受单独控制。
