本公开涉及内存数据传输领域，尤其涉及一种存储器系统、数据处理方法。
背景技术：
1、双倍数据速率动态随机存取存储器(double data rate sdram)是计算机系统的主要内存。随着存储速度和容量需求的提高，ddr内存技术经过几代的发展来适应市场需求，目前主流使用的是ddr4(第4代ddr内存)内存颗粒作为系统主内存。随着新的ddr5(第5代ddr内存)技术逐渐成熟，其将在未来一两年内成为新的主流应用技术。ddr5和ddr4相比，地址命令总线数量大幅减少，容量速度大幅提高，系统带宽可用率也有很大的提升，io电压降低以进一步减少功耗。
2、ddr总线采用的是pod电路(pseudo open-drain，伪漏极开路电路)。伪漏极开路电路只有在数据翻转的时候才会产生功耗。利用ddr总线的这个特性，基于ddr通道的数据总线翻转(data bus inversion，dbi)方案可以用来降低功耗。当一个字节里的“0”比特位多于“1”时，可以使能dbi方案，将整个字节的“0”和“1”反转，这样“1”比“0”多，相比原(反转前)传输信号功耗更低。
3、然而，即使io电压有所降低，地址命令总线接口减少，但是其数据总线数量并没有变化，如果传送的原始数据中0和1的个数比较平衡，特别是数据加扰的情况下，数据中0和1的个数大致相等，dbi技术并不能大幅减少数据传送0的个数，因此其存储器系统的功耗还是很难大幅减少。
4、另外，通常来说在ecc内存上支持非全0数据的写模式功能较为困难，因为ecc校验位是由原始数据通过复杂的哈希运算生成，通常会因为没有规律而不适用于写模式功能，从而大大限制了写模式功能在ecc内存上的适用范围。
技术实现思路
1、本公开正是为了解决上述课题而完成，其目的在于提供一种大幅降低数据传输功耗并扩展写模式功能的应用范围的存储器系统、数据处理方法。
2、本公开提供该
技术实现要素：
部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。
3、为了解决上述技术问题，本公开实施例提供一种存储器系统，采用了如下的技术方案，包括：
4、存储器控制器，用于接收写命令和相应的写数据，并包括写模式命令生成电路，所述写模式命令生成电路用于在确定输入其中的写数据为预设数据模式的情况下，根据所述写命令生成写模式命令；以及
5、存储器，用于接收经由命令总线传输的所述写模式命令，并包括存储器单元和模式寄存器，其中，所述存储器还用于根据所述写模式命令将所述模式寄存器中预存的所述写数据写入存储单元。
6、为了解决上述技术问题，本公开实施例还提供一种数据处理方法，应用于存储器控制器，采用了如下的技术方案，包括：
7、接收写命令和相应的写数据，在确定所述写数据为预设数据模式的情况下，根据所述写命令生成写模式命令；以及
8、经由命令总线发送所述写模式命令，所述写模式命令用于将存储器的模式寄存器中预存的所述写数据写入其存储单元。
9、根据本公开所公开的技术方案，与现有技术相比，本公开可以实现大幅降低数据传输功耗的同时并扩展写模式功能的应用范围。
1.一种存储器系统，包括：
2.根据权利要求1所述的存储器系统，所述写模式命令生成电路包括：
3.根据权利要求1所述的存储器系统，其中，所述存储器控制器还包括：
4.根据权利要求3所述的存储器系统，其中，所述读数据还原电路包括：
5.根据权利要求4所述的存储器系统，其中，所述读数据还原电路还包括：
6.一种数据处理方法，应用于存储器控制器，所述方法包括：
7.根据权利要求6所述的数据处理方法，其中，在确定所述写数据为预设数据模式的情况下，根据写命令生成写模式命令包括：
8.根据权利要求7所述的数据处理方法，还包括：
9.根据权利要求8所述的数据处理方法，其中，所述处理经由数据总线传输的来自所述存储器的读数据，并将所述读数据读取至上游电路包括：
10.根据权利要求8所述的数据处理方法，其中，所述处理经由数据总线传输的来自所述存储器的读数据，并将所述读数据读取至上游电路包括：
