本发明涉及半导体，特别是涉及一种分栅快闪存储器的制造方法。
背景技术：
1、现有技术的一种分栅快闪存储器，控制栅在浮栅氮化硅淀积前形成，存储元胞中的控制栅难以接出来。
2、现有技术的lvt cell(低阈值电压存储元胞)，编程时浮栅上电压依靠sourceline junction(源极线结)与浮栅重叠部分耦合获得，因此为了保证编程效率，需要保证浮栅足够长。
3、为解决上述问题，需要提出一种新型的分栅快闪存储器的制造方法。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分栅快闪存储器的制造方法，用于解决现有技术中存储元胞中的控制栅难以接出来，存储元胞需减少尺寸的问题。
2、为实现上述目的及其他相关目的，本发明提供一种分栅快闪存储器的制造方法，包括：
3、步骤一、提供衬底，在所述衬底上形成自下而上依次堆叠的栅氧化层、浮栅多晶硅层和硬掩膜层；
4、步骤二、图形化所述硬掩膜层以定义出所述浮栅多晶硅层的开口大小，之后在所述硬掩膜层、所述浮栅多晶硅层上形成ono层，所述ono层由自下而上依次堆叠的第一氧化层、氮化层、第二氧化层组成；
5、步骤三、在所述ono层上形成擦除栅多晶硅层，在所述开口处形成位于所述擦除栅多晶硅层的第一侧墙，以所述第一侧墙为掩膜刻蚀所述擦除栅多晶硅层，使得所述第一侧墙处之外的所述擦除栅多晶硅层和所述第二氧化层去除，使得被去除的所述擦除栅多晶硅层、所述第二氧化层下方的所述氮化层裸露；
6、步骤四、在所述第一侧墙、所述第二氧化层之间裸露的所述擦除栅多晶硅层上形成金属硅化物；
7、步骤五、刻蚀去除裸露的所述氮化层，使得其下方的所述第一氧化层、所述浮栅多晶硅层裸露，去除所述开口上裸露的所述第一氧化层；
8、步骤六、在所述裸露的所述浮栅多晶硅上形成第二侧墙，所述第二侧墙的顶部延伸至所述第一侧墙上，之后以所述第二侧墙为掩膜刻蚀去除裸露的所述浮栅多晶硅层及其下方的所述栅氧化层，使得其下方的所述衬底裸露，利用离子注入在裸露的所述衬底上形成vss端；
9、步骤七、在裸露的所述衬底上形成第三侧墙，所述第三侧墙的顶部延伸至所述第二侧墙上；
10、步骤八、形成填充所述沟槽的选择栅多晶硅层以及位于所述选择栅多晶硅层上的选择栅氧化层；
11、步骤九、去除所述硬掩膜层及其上的所述第一氧化层，使得其下方的所述浮栅多晶硅层裸露，刻蚀去除裸露的所述浮栅多晶硅层形成叠层结构；
12、步骤十、形成位于所述叠层结构侧壁上的第四侧墙，之后利用淀积、刻蚀形成位于所述第四侧墙上的字线多晶硅，利用离子注入形成位于所述字线多晶硅两侧的掺杂区。
13、优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
14、优选地，步骤一中的所述硬掩膜层的材料为氮化硅。
15、优选地，步骤三中的所述刻蚀的方法为干法刻蚀。
16、优选地，步骤三中的所述第一侧墙的材料为二氧化硅。
17、优选地，步骤五中的所述刻蚀的方法为湿法刻蚀。
18、优选地，步骤六中的所述第二侧墙的材料为二氧化硅。
19、优选地，步骤六中的所述刻蚀的方法为干法刻蚀。
20、优选地，步骤七中的所述第三侧墙的材料为二氧化硅。
21、优选地，步骤九中利用湿法刻蚀的方法去除所述硬掩膜层及其上的所述第一氧化层。
22、优选地，步骤九中的所述刻蚀的方法为干法刻蚀。
23、优选地，步骤十中的所述第四侧墙的材料为二氧化硅。
24、如上所述，本发明的分栅快闪存储器的制造方法，具有以下有益效果：
25、本发明与lvt cell(低阈值电压存储器元胞)相比，在浮栅多晶硅层上面增加了擦除栅多晶硅层(eg,erase gate)。通过在擦除栅多晶硅层上加高压(例如12v)，实现浮栅内部电子的擦除；元胞结构中擦除栅多晶硅层的引入，可以弥补source linejunction(源极线结)对浮栅的耦合，大大减少浮栅多晶硅层的长度，近而大大缩减元胞结构面积；控制栅多晶硅层直接通过金属硅化物接出来，有利于降低电阻电容延迟。
1.一种分栅快闪存储器的制造方法，其特征在于，至少包括：
2.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
3.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤一中的所述硬掩膜层的材料为氮化硅。
4.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤三中的所述刻蚀的方法为干法刻蚀。
5.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤三中的所述第一侧墙的材料为二氧化硅。
6.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤五中的所述刻蚀的方法为湿法刻蚀。
7.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤六中的所述第二侧墙的材料为二氧化硅。
8.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤六中的所述刻蚀的方法为干法刻蚀。
9.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤七中的所述第三侧墙的材料为二氧化硅。
10.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤九中利用湿法刻蚀的方法去除所述硬掩膜层及其上的所述第一氧化层。
11.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤九中的所述刻蚀的方法为干法刻蚀。
12.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于：步骤十中的所述第四侧墙的材料为二氧化硅。
