本申请涉及计算机技术，尤其涉及一种处理器及其任务调度方法、芯片、存储介质。
背景技术：
1、在低功耗处理器芯片设计中，由于对处理任务更快更高效的追求，往往需要硬件加速器(hardware accelerator，hwa)的配合。对于特定任务，hwa相较于处理器，能以更低的功耗、更短的时间来完成。
2、通常硬件协处理器(coprocessor，cop)是主处理器(main processor，mp)用于处理特定算法或逻辑运算的硬件电路模块，可以把协处理器理解为一个特殊的加速器。协处理器可以用于减轻系统微处理器对于特定任务的处理负担。协处理器与主处理器之间的耦合方式有多种。
3、一种耦合方式是加速器或协处理器处于主处理器的输入/输出通道中，如图1所示，这种耦合方式常见于显卡、网卡、声卡相对于计算机中央处理器(central processingunit，cpu)的关系，这种耦合方式协处理器与主处理器耦合不紧密。
4、另一种耦合方式是协处理器作为独立的处理器，如图2所示，这种耦合方式协处理器不能直接访问主处理器的内部寄存器，需要主处理器将数据先写到外部存储器，然后协处理器从外部存储器读数据，存在数据重复读写的情况，增加了协处理器的指令周期以及动态功耗。
技术实现思路
1、本申请实施例期望提供一种处理器及其任务调度方法、芯片、存储介质。
2、本申请的技术方案是这样实现的：
3、第一方面，提供了一种处理器的任务调度方法，所述处理器包括：指令处理单元、至少一个发射队列、至少两个功能单元和寄存器，其中，所述处理器中至少一个功能单元为加速器；其中，
4、所述指令处理单元，用于将所述至少两个功能单元的指令存储到指令队列，并将所述指令队列的指令发送到所述至少两个功能单元对应的发射队列；
5、所述指令处理单元，用于确定目标发射队列满足发射条件时，将目标指令发送给对应的目标功能单元；其中，所述目标发射队列为所述处理器中一个或多个发射队列；
6、所述目标功能单元，用于执行所述目标指令，访问所述寄存器读取所述目标指令的源操作数据进行数据处理，并将得到的所述目标指令的目的操作数据写回所述寄存器；
7、所述寄存器，用于存储指令的源操作数据和目的操作数据。
8、第二方面，提供了一种芯片，其特征在于，所述芯片包括前述任一项所述的处理器。
9、第三方面，提供了一种处理器的任务调度方法，所述处理器包括前述所述的处理器；所述处理器的任务调度方法包括：
10、将所述至少两个功能单元的指令存储到指令队列，并将所述指令队列的指令发送到所述至少两个功能单元对应的发射队列；
11、确定目标发射队列满足发射条件时，将目标指令发送给对应的目标功能单元；其中，所述目标发射队列为所述处理器中一个或多个发射队列；
12、调用所述目标功能单元执行所述目标指令，访问寄存器读取所述目标指令的源操作数据进行数据处理，并将得到的所述目标指令的目的操作数据写回所述寄存器。
13、第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其中，该计算机程序被处理器执行时实现前述方法的步骤。
14、本申请实施例中提供了一种处理器及其任务调度方法、芯片、存储介质，所述处理器包括：所述指令处理单元，用于将所述至少两个功能单元的指令存储到指令队列，并将所述指令队列的指令发送到所述至少两个功能单元对应的发射队列；所述指令处理单元，用于确定目标发射队列满足发射条件时，将目标指令发送给对应的目标功能单元；其中，所述目标发射队列为所述处理器中一个或多个发射队列；所述目标功能单元，用于执行所述目标指令，访问所述寄存器读取所述目标指令的源操作数据进行数据处理，并将得到的所述目标指令的目的操作数据写回所述寄存器；所述寄存器，用于存储指令的源操作数据和目的操作数据。这样，加速器作为处理器的一个功能单元，与处理器内部其他单元紧耦合，且加速器共享处理器的寄存器资源，减小了加速器存储空占用的面积，省去了不必要的重复读写功耗，从而降低了处理器与加速器的通信延时，且不同发射队列可同时向不同功能单元(可包括加速器)发射指令，实现指令的并行处理，使处理器具备较大数据吞吐量和较高处理效率。
1.一种处理器，其特征在于，所述处理器包括：指令处理单元、至少两个功能单元和寄存器，其中，所述处理器中至少一个功能单元为加速器；其中，
2.根据权利要求1所述的处理器，其特征在于，
3.根据权利要求1所述的处理器，其特征在于，所述发射条件包括：所述目标指令和其他发射队列中的指令没有数据相关性。
4.根据权利要求3所述的处理器，其特征在于，所述处理器还包括：保留站，记录所述寄存器的状态标志位，以及每个发射队列中指令的源操作数据的寄存器范围和目的操作数据的目的寄存器范围；
5.根据权利要求1所述的处理器，其特征在于，所述处理器中一个发射队列对应一个功能单元，和/或，一个发射队列对应至少两个功能单元。
6.根据权利要求5所述的处理器，其特征在于，所述处理器包括第一功能单元和第二功能单元，所述第一功能单元和所述第二功能单元共用第一发射队列；
7.根据权利要求6所述的处理器，其特征在于，所述第一功能单元和所述第二功能单元中的至少一个功能单元为加速器。
8.根据权利要求6所述的处理器，其特征在于，所述处理器还包括保留站，记录每个功能单元的状态标志位，
9.根据权利要求1所述的处理器，其特征在于，
10.一种芯片，其特征在于，所述芯片包括权利要求1至9任一项所述的处理器。
11.一种处理器的任务调度方法，其特征在于，所述处理器权利要求1至9任一项所述的处理器；所述处理器的任务调度方法包括：
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求11任一项所述方法的步骤。
