本公开的实施例涉及具有晶体管单元的电子器件。
背景技术：
1、在微电子领域，存在着被称为“预表征单元(pre-characterized cell)”或“标准单元”方法论，该方法论是集成电路设计的方法，尤其是专用集成电路，或“asic”。
2、标准单元可以被定义为集成多个晶体管，具有互连电路，以提供例如，布尔逻辑功能(例如，and、or、xor、xnor或者反相器功能)、或存储功能(例如，触发器或锁存器)。
3、集成电路可以通过使用在库中的一个或多个标准单元被设计，例如在集成电路中，允许标准单元的重复使用。例如期望在集成电路中集成各种功能的集成电路设计者在设计阶段中可以使用已知功能的库，并且选择库中的元件、或标准单元，这包含预配置元件，诸如具有互连电路的晶体管。在设计阶段生成的布局然后可以在集成电路的制造阶段被实施，这因此可以包括多个晶体管单元。
4、晶体管单元可以通过cmos制造，即“互补金属氧化物半导体”，技术，并且包括多个“mosfet”，即“金属氧化物半导体场效应晶体管”，晶体管。这些晶体管也可以被称为mos晶体管。通常，晶体管单元可以包括位于绝缘体上硅类型的衬底上方，或soi衬底，以及其内部的至少一个nmos晶体管和至少一个pmos晶体管。nmos晶体管是n沟道mos晶体管，即，具有n型掺杂源极和漏极区域的晶体管。pmos晶体管是p沟道mos晶体管，即，具有p型掺杂源极和漏极区域的晶体管。
5、集成电路可以包括多个彼此绝缘的晶体管单元，例如，借助于sti(浅槽隔离)类型中的绝缘槽。
6、一个缺点在于，对于根据cmos技术形成的具有相同尺寸的n型和p型的晶体管，pmos晶体管可以具有低于nmos晶体管的性能，这一缺点可以尝试通过增加pmos晶体管尺寸、或者pmos晶体管的掺杂浓度来被弥补。一种备选方案是在pmos晶体管中形成应变沟道区域，例如，具有硅锗沟道区域(sige)。具有应变沟道区域的晶体管，或应变晶体管，是场效应晶体管，其中沟道形成的半导体区域受到机械应变。沟道形成的半导体区域内应力的存在、尤其通过为pmos晶体管增加空穴迁移率使得能够增加晶体管的速度。
7、此外，当pmos晶体管具有应变沟道区域，以及当多个单元被希望集成在相同的集成电路上时，优选的是不通过绝缘沟槽将这些pmos晶体管的沟道区域彼此绝缘，这是因为这可能具有释放沟道区域中的应力的缺点。一种解决方案是在不同pmos晶体管之间形成连续的有源区域，以及以非有源栅极或绝缘栅极(“栅极带”或“捆绑栅极”)将邻近的单元绝缘。为了履行这一绝缘功能，绝缘栅极被偏置到电源电压vdd。然而，这些绝缘栅极引入其他缺点。
技术实现思路
1、本公开一般涉及微电子器件领域，以并且及尤其是晶体管，以及包括多个晶体管的单元。本公开还涉及包括晶体管单元的集成电路。
2、本公开也涉及预表征单元，优选被称作“标准单元”，诸如被用于集成电路的那些。
3、实施例提供晶体管单元，尤其是包括具有应变沟道区域的pmos晶体管的单元。
4、在一个实施例中，电子器件包含第一晶体管的第一有源区；第一绝缘区域，形成第一有源区中的第一绝缘部；第一绝缘栅极，在第一有源区上方延伸并且形成第一有源区的第二绝缘部；以及第一绝缘栅极接触，被耦合到第一绝缘栅极。第一绝缘栅极接触被定位在第一有源区与第一绝缘区域二者上方并且横跨这二者，以及第一绝缘栅极接触将第一绝缘栅极耦合到电源轨。
5、在另一个实施例中，集成电路包含电子器件，电子器件包含第一晶体管的第一有源区；第一晶体管的第二有源区；第一绝缘区域；第一绝缘栅极，在第一有源区上方延伸；第一绝缘栅极接触，被耦合到第一绝缘栅极，并且第一绝缘栅极接触被定位在第一有源区与第一绝缘区域二者的上方并横跨这二者；第二绝缘栅极，在第一有源区上方延伸；第二绝缘栅极接触，被耦合到第二绝缘栅极，第二绝缘栅极接触被定位在第一有源区和第一绝缘区域二者的上方并且横跨这二者；第一晶体管栅极，包括在第一有源区上方延伸的第一部分和在第二有源区上方延伸的第二部分；以及第二晶体管栅极，包括在第一有源区上方延伸的第一部分和在第二有源区上方延伸的第二部分。第一有源区对应于p沟道mos晶体管的有源区。第二有源区对应于n沟道mos晶体管的有源区。第一绝缘区域形成第一有源区的第一绝缘部。第一绝缘栅极形成第一有源区的第二绝缘部。第一绝缘栅极接触被配置为将第一绝缘栅极耦合到电源轨。第二绝缘栅极形成第一有源区的第三绝缘部。第二绝缘栅极接触被配置为将第二绝缘栅极耦合到电源轨。第一晶体管栅极的第一部分被定位在第一有源区的第一源极区域与第一有源区的第一漏极区域之间，以及第一晶体管的第二部分被定位在第二有源区的第一源极区域与第二有源区的第一漏极区域之间。第二晶体管栅极的第一部分被定位在第一有源区的第一源极区域与第一有源区的第二漏极区域之间，并且第二晶体管的第二部分被定位在第二有源区的第一源极区域与第二有源区的第二漏极区域之间。第二有源区的第一源极区域被耦合到地轨。
6、在另一个实施例中，一种形成半导体器件的方法被提出。方法包括在衬底上形成绝缘区域；形成相邻于绝缘区域的有源区；形成在有源区之上的绝缘栅极；形成被耦合到绝缘栅极的绝缘栅极接触，绝缘栅极接触被定位在有源区和绝缘区域二者的上方并且横跨这二者；以及形成覆盖衬底的电源轨，其中绝缘栅极接触将绝缘栅极耦合到电源轨。
1.一种电子器件，包括：
2.根据权利要求1所述的器件，进一步包括：
3.根据权利要求2所述的器件，其中所述第二绝缘栅极基本与所述第一绝缘栅极平行。
4.根据权利要求1所述的器件，其中所述第一绝缘栅极接触相对于中间区被居中，所述中间区在所述第一绝缘区域与所述第一有源区之间。
5.根据权利要求1所述的器件，其中所述第一绝缘栅极接触包括：
6.根据权利要求5所述的器件，其中所述第一表面区与所述第二表面区的比例在0.35和0.65之间。
7.根据权利要求1所述的器件，其中所述第一绝缘栅极接触包括：
8.根据权利要求1所述的器件，进一步包括在所述第一有源区上方延伸的第一晶体管栅极，其中所述第一晶体管栅极被定位在所述第一有源区的第一源极区域与所述第一有源区的第一漏极区域之间，并且其中所述第一晶体管栅极基本平行于所述第一绝缘栅极。
9.根据权利要求8所述的器件，其中所述第一有源区对应于p沟道mos晶体管的有源区。
10.根据权利要求9所述的器件，其中所述第一有源区的所述第一源极区域被耦合到所述电源轨。
11.根据权利要求9所述的器件，其中所述第一漏极区域被耦合到漏极连接轨。
12.根据权利要求1所述的器件，其中所述第一有源区对应于多个p沟道mos晶体管的有源区。
13.根据权利要求12所述的器件，进一步包括：
14.根据权利要求13所述的器件，其中所述第一有源区的所述第一源极区域被耦合到所述电源轨。
15.根据权利要求13所述的器件，其中所述第一有源区的所述第二漏极区域被耦合到漏极连接轨。
16.根据权利要求13所述的器件，进一步包括对应于n沟道mos晶体管的有源区的第二有源区。
17.根据权利要求16所述的器件，其中所述第一晶体管栅极在所述第二有源区上方、在所述第二有源区的第一源极区域与所述第二有源区的第一漏极区域之间延伸，其中所述第二晶体管栅极在所述第二有源区上方、在所述第二有源区的所述第一源极区域与所述第二有源区的所述第二漏极区域之间延伸，并且其中所述第二有源区的所述第一源极区域被耦合到地轨。
18.根据权利要求1所述的器件，其中所述第一绝缘区域在第一方向上沿着所述第一有源区延伸，并且其中所述第一绝缘栅极接触在所述第一方向上在所述第一有源区与所述第一绝缘区域之间横跨。
19.一种集成电路，所述集成电路包括电子器件，所述电子器件包括：
20.根据权利要求19所述的集成电路，其中所述第一绝缘栅极接触包括：
21.根据权利要求19所述的集成电路，其中所述第一绝缘栅极接触包括：
22.一种形成半导体器件的方法，所述方法包括：
23.根据权利要求22所述的方法，进一步包括在所述有源区中形成晶体管。
