本发明涉及一种制作半导体元件的方法，尤其是涉及一种整合高压元件、中压元件以及低压元件的方法。
背景技术：
1、以目前的半导体技术水准，业界已能将控制电路、存储器、低压操作电路以及高压操作电路及元件同时整合制作在单一芯片上，由此降低成本，同时提高操作效能，其中如垂直扩散金属氧化物半导体(vertical double-diffusion metal-oxide-semiconductor,vdmos)、绝缘栅极双载流子晶体管(insulated gate bipolar transistor,igbt)以及横向扩散金属氧化物半导体(lateral-diffusion metal-oxide-semiconductor,ldmos)等制作在芯片内的高压元件，由于具有较佳的切换效率(power switching efficiency)，因此又较常被应用。如熟悉该项技艺者所知，前述的高压元件往往被要求能够承受较高的击穿电压，并且能在较低的阻值下操作。
2、另外随着元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,fin fet)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子沟道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain induced barrier lowering,dibl)效应，并可以抑制短沟道效应(short channel effect,sce)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的沟道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。
3、然而随着元件尺寸持续缩小下现行高压元件与鳍状结构的整合上仍存在许多挑战，例如漏电流以及击穿电压的控制等等。因此，如何改良现有高压元件架构即为现今一重要课题。
技术实现思路
1、本发明一实施例揭露一种制作半导体元件的方法，其主要先提供一基底包含第一区域以及第二区域，然后形成一第一栅极介电层于该第一区域，形成一第二栅极介电层于该第二区域且该第一栅极介电层以及该第二栅极介电层包含不同厚度，之后再形成第一栅极结构于该第一栅极介电层以及该第二栅极介电层上。
2、本发明另一实施例揭露一种半导体元件，其主要包含一基底具有第一区域以及第二区域，第一栅极介电层设于该第一区域，第二栅极介电层设于该第二区域且第一栅极介电层与第二栅极介电层包含不同厚度，以及第一栅极结构于该第一栅极介电层以及该第二栅极介电层上。
1.一种制作半导体元件的方法，其特征在于，包含：
2.如权利要求1所述的方法，还包含：
3.如权利要求1所述的方法，还包含：
4.如权利要求1所述的方法，其中该第一栅极介电层顶表面切齐该第二栅极介电层顶表面。
5.如权利要求1所述的方法，其中该第一栅极结构重叠该第一区域以及该第二区域之间的交界。
6.如权利要求1所述的方法，其中该第一栅极介电层侧壁切齐该第一区域以及该第二区域之间的交界。
7.如权利要求1所述的方法，其中该第二栅极介电层侧壁切齐该第一区域以及该第二区域之间的交界。
8.如权利要求1所述的方法，其中该第一区域包含高压区且该第二区域包含中压区。
9.如权利要求1所述的方法，其中该第一区域包含高压区且该第二区域包含低压区。
10.如权利要求1所述的方法，其中该第一区域包含中压区且该第二区域包含低压区。
11.一种半导体元件，其特征在于，包含：
12.如权利要求11所述的半导体元件，还包含：
13.如权利要求11所述的半导体元件，还包含：
14.如权利要求11所述的半导体元件，其中该第一栅极介电层顶表面切齐该第二栅极介电层顶表面。
15.如权利要求11所述的半导体元件，其中该第一栅极结构重叠该第一区域以及该第二区域之间的交界。
16.如权利要求11所述的半导体元件，其中该第一栅极介电层侧壁切齐该第一区域以及该第二区域之间的交界。
17.如权利要求11所述的半导体元件，其中该第二栅极介电层侧壁切齐该第一区域以及该第二区域之间的交界。
18.如权利要求11所述的半导体元件，其中该第一区域包含高压区且该第二区域包含中压区。
19.如权利要求11所述的半导体元件，其中该第一区域包含高压区且该第二区域包含低压区。
20.如权利要求11所述的半导体元件，其中该第一区域包含中压区且该第二区域包含低压区。
