本技术涉及半导体，特别涉及一种半导体结构的制造方法及半导体结构。
背景技术：
1、现有的一些芯片，例如直接接触式场效应晶体管，其源极和栅极位于芯片的正面，漏极位于芯片的背面。在将芯片连接到电路板上时，通常采用铜外壳将漏极引到芯片的正面，铜外壳的底壁通过导电胶与芯片的漏极电连接，铜外壳的侧壁向芯片的正面一侧延伸，来将芯片的漏极引至芯片的正面一侧，从而便于芯片与电路板电连接。
2、采用上述的方案会出现铜外壳倾斜、芯片倾斜、铜外壳变形、导电胶用量不易控制等问题，而导致产品良率较低。
技术实现思路
1、本技术实施例提供了一种半导体结构的制造方法。所述制造方法包括：
2、提供半导体中间结构；所述半导体中间结构包括第一载板，及设于所述第一载板上的多个芯片组件，相邻所述芯片组件间隔设置；所述芯片组件具有第一芯片和设置于第一芯片的第一导电结构，其中，所述芯片组件中第一芯片的正面所在的一侧朝向所述第一载板，所述第一芯片的正面设置有控制极和第一极，所述第一芯片的背面设置有第二极；所述第一导电结构包括位于各所述第一芯片侧部的第一导电部及位于各所述第一芯片背面的第二导电部；所述第一导电部与所述第二导电部相连，所述第二导电部至少覆盖所述第一芯片的部分第二极；所述第一导电部外表面设有第一绝缘膜层；
3、将第二芯片设置在第一芯片之上；所述第二芯片的背面朝向所述第一芯片的背面；所述第二芯片的正面设置有控制极和第一极，所述第二芯片的背面设置有第二极；所述第二芯片的第二极与所述第二导电部相连；
4、在所述第二芯片外设置第二导电结构；所述第二导电结构包括与所述第二芯片的控制极连接的第一部、及与所述第二芯片的第一极连接的第二部；所述第一部包括位于各所述第一芯片侧部以及位于各所述第二芯片侧部的第一侧方导电部，和至少覆盖第二芯片正面的部分控制极的第一顶部导电部；所述第一侧方导电部和所述第一顶部导电部相连；所述第二部包括位于各所述第一芯片侧部以及位于各所述第二芯片侧部的第二侧方导电部，和至少覆盖第二芯片正面的部分第一极的第二顶部导电部；所述第二侧方导电部和所述第二顶部导电部相连；所述第二顶部导电部与所述第一顶部导电部间隔；所述第一导电部背离所述第一芯片背面的表面、所述第一芯片的控制极背离所述第一芯片背面的表面、所述第一芯片的第一极背离所述第一芯片背面的表面、所述第一侧方导电部背离所述第二芯片的正面的表面、及所述第二侧方导电部背离所述第二芯片的正面的表面在同一平面。
5、在一些实施例中，所述提供半导体中间结构包括：
6、形成芯片组件；
7、将多个所述芯片组件贴装在第一载板上。
8、在一些实施例中，所述将多个所述芯片组件贴装在第一载板上之前，所述方法包括：
9、将多个第一芯片设置在第二载板上，相邻所述第一芯片间隔设置；所述第一芯片的正面朝向所述第二载板；
10、在各所述第一芯片侧面形成第二绝缘膜层，相邻两个所述第一芯片之间的两个所述第二绝缘膜层之间存在间隙；
11、设置第一导电结构，所述第一导电部在位于所述第一芯片侧面的第二绝缘膜层之外；所述第一导电部背离所述第一芯片背面的表面、所述控制极背离所述第一芯片背面的表面及所述第一芯片的第一极背离所述第一芯片背面的表面在同一平面。
12、在一些实施例中，在所述设置第一导电结构之后，所述方法包括：
13、去除所述第二载板，并在所述第一导电部外设置第一绝缘膜层，形成芯片组件；或，
14、在所述第一导电部外设置第一绝缘膜层，去除所述第二载板，形成芯片组件。
15、在一些实施例中，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构；所述将多个所述芯片组件贴装在第一载板上之前，所述方法包括：
16、将多个第一芯片设置在第二载板上，相邻所述第一芯片间隔设置；所述第一芯片的正面朝向所述第二载板；
17、在各所述第一芯片侧面形成第二绝缘膜层，相邻两个所述芯片之间的两个所述第二绝缘膜层之间存在间隙；
18、设置第一层导电结构，所述第一层导电结构包括位于所述第二绝缘膜层外的第一部分，及覆盖至少第一芯片的部分第二极的第二部分；
19、在第一导电层结构的外表面设置第三绝缘膜层，所述第三绝缘膜层覆盖所述第一导电层结构的侧面及顶面；
20、在所述第三绝缘膜层外设置第二层导电结构；所述第二层导电结构包括位于所述第一芯片侧部的第三部分及覆盖至少第三绝缘膜层顶部的第四部分。
21、在一些实施例中，在所述第三绝缘膜层外设置第二层导电结构之后，所述方法包括：
22、去除所述第二载板，并在所述第二层导电结构的第三部分外设置第一绝缘膜层，形成芯片组件；或，
23、在所述第二层导电结构的第三部分外设置第一绝缘膜层，去除所述第二载板，形成芯片组件。
24、在一些实施例中，在所述第二芯片外设置第二导电结构之后，所述方法还包括：
25、去除所述第一载板，形成多个半导体结构。
26、在一些实施例中，在去除所述第一载板之前或去除所述第一载板之后，所述方法包括：
27、在所述第二芯片正面所在的一侧设置绝缘层，所述绝缘层至少位于所述第一顶部导电部和所述第二顶部导电部之间。
28、在一些实施例中，所述第一顶部导电部具有朝向背离所述第二芯片背面一侧并且朝向所述第二顶部导电部一侧延伸的外延部，所述外延部在所述第二芯片厚度上的投影至少部分位于第一顶部导电部和所述第二顶部导电部之间的间隔处，所述方法包括：
29、在所述外延部与所述第二芯片正面之间设置所述绝缘层。
30、在一些实施例中，在去除所述第一载板之后，所述方法还包括：
31、采用植球工艺在所述第一芯片的正面所在的一侧设置多个导电球，所述第一芯片的控制极、第一极分别与至少一个所述导电球电连接；所述第一导电部、所述第一侧方导电部、及所述第二侧方导电部分别与至少一个所述导电球电连接。
32、在一些实施例中，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构的，在采用植球工艺后，所述第一层导电结构和所述第二层导电结构分别与至少一个所述导电球电连接。
33、在一些实施例中，在所述第二芯片外设置第二导电结构之前，所述方法包括：
34、在所述第一侧方导电部和所述第二侧方导电部与所述芯片侧部相对一侧表面的设置第一粘结胶；以及在所述第一顶部导电部及所述第二顶部导电部与所述第一芯片的背面相对的表面设置第二粘结胶；所述第一粘结胶为绝缘胶或导电胶，所述第二粘结胶为导电胶。
35、本技术另提供一种半导体结构，所述半导体结构包括：
36、芯片组件；所述芯片组件具有第一芯片和设置于第一芯片的第一导电结构，所述第一芯片的正面设置有控制极和第一极，所述第一芯片的背面设置有第二极；所述第一导电结构包括位于各所述第一芯片侧部的第一导电部及位于各所述第一芯片背面的第二导电部；所述第一导电部与所述第二导电部相连，所述第二导电部至少覆盖所述第一芯片的部分第二极；所述第一导电部外表面设有第一绝缘膜层；
37、设置在第一芯片之上的第二芯片；所述第二芯片的背面朝向所述第一芯片的背面；所述第二芯片的正面设置有控制极和第一极，所述第二芯片的背面设置有第二极；所述第二芯片的第二极与所述第二导电部相连；
38、设置在所述第二芯片外的第二导电结构；所述第二导电结构包括与所述第二芯片的控制极连接的第一部、及与所述第二芯片的第一极连接的第二部；所述第一部包括位于各所述第一芯片侧部以及位于各所述第二芯片侧部的第一侧方导电部，和至少覆盖第二芯片正面的部分控制极的第一顶部导电部；所述第一侧方导电部和所述第一顶部导电部相连；所述第二部包括位于各所述第一芯片侧部以及位于各所述第二芯片侧部的第二侧方导电部，和至少覆盖第二芯片正面的部分第一极的第二顶部导电部；所述第二侧方导电部和所述第二顶部导电部相连；所述第二顶部导电部与所述第一顶部导电部间隔；所述第一导电部背离所述第一芯片背面的表面、所述第一芯片的控制极背离所述第一芯片背面的表面、所述第一芯片的第一极背离所述第一芯片背面的表面、所述第一侧方导电部背离所述第二芯片的正面的表面、及所述第二侧方导电部背离所述第二芯片的正面的表面在同一平面。
39、在一些实施例中，所述半导体结构包括位于所述第一芯片侧面和第一导电结构之间的第二绝缘膜层。
40、在一些实施例中，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构；所述半导体结构包括：
41、位于各所述第一芯片侧面与第一层导电结构之间的第二绝缘膜层；
42、位于所述第一层导电结构和所述第二层导电结构之间的第三绝缘膜层。
43、在一些实施例中，所述半导体结构包括：
44、位于所述第二芯片正面所在的一侧，并且至少位于所述第一顶部导电部和所述第二顶部导电部之间的绝缘层。
45、在一些实施例中，所述第一顶部导电部具有朝向背离所述第二芯片背面一侧并且朝向所述第二顶部导电部一侧延伸的外延部，所述外延部在所述第5二芯片厚度上的投影至少部分位于第一顶部导电部和所述第二顶部导电部之
46、间的间隔处，所述绝缘层位于所述外延部与所述第二芯片正面之间。
47、在一些实施例中，所述半导体结构包括：
48、位于所述第一芯片的正面所在的一侧的多个导电球，所述第一芯片的控制极、第一极分别与至少一个所述导电球电连接；所述第一导电部、所述第0一侧方导电部、及所述第二侧方导电部分别与至少一个所述导电球电连接。
49、本技术实施例所达到的主要技术效果是：
50、本技术实施例提供的半导体结构的制造方法，通过设置位于第一芯片外的第一导电结构及位于第一芯片和第二芯片外的第二导电结构，分别将第一芯
51、片的第二极、第二芯片的第二极、以及第二芯片的控制极和第一极引至第一5芯片的正面；由于所述第一导电部背离所述第一芯片背面的表面、所述第一
52、芯片的控制极背离所述第一芯片背面的表面、所述第一芯片的第一极背离所述第一芯片背面的表面、所述第一侧方导电部背离所述第二芯片的正面的表面、及所述第二侧方导电部背离所述第二芯片的正面的表面在同一平面，便
53、于制造得到的半导体结构与电路板相连。本技术实施例提供的半导体结构的0制造方法，在制造过程中芯片贴装于载板上，芯片不易发生倾斜，且无需使用铜外壳及用于将芯片与铜外壳电连接的导电胶，可避免芯片倾斜、铜外壳倾斜及导电胶用量不适导致的产品良率低的问题，可保证半导体结构与电路板连接的良率。
1.一种半导体结构的制造方法，其特征在于，所述制造方法包括：
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述提供半导体中间结构包括：
3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述将多个所述芯片组件贴装在第一载板上之前，所述方法包括：
4.如权利要求3所述的半导体结构的制造方法，其特征在于，在所述设置第一导电结构之后，所述方法包括：
5.如权利要求2所述的半导体结构的制造方法，其特征在于，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构；所述将多个所述芯片组件贴装在第一载板上之前，所述方法包括：
6.如权利要求5所述的半导体结构的制造方法，其特征在于，在所述第三绝缘膜层外设置第二层导电结构之后，所述方法包括：
7.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第二芯片外设置第二导电结构之后，所述方法还包括：
8.如权利要求7所述的半导体结构的制造方法，其特征在于，在去除所述第一载板之前或去除所述第一载板之后，所述方法包括：
9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述第一顶部导电部具有朝向背离所述第二芯片背面一侧并且朝向所述第二顶部导电部一侧延伸的外延部，所述外延部在所述第二芯片厚度上的投影至少部分位于第一顶部导电部和所述第二顶部导电部之间的间隔处，所述方法包括：
10.如权利要求7所述的半导体结构的制造方法，其特征在于，在去除所述第一载板之后，所述方法还包括：
11.如权利要求10所述的半导体结构的制造方法，其特征在于，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构，在采用植球工艺后，所述第一层导电结构和所述第二层导电结构分别与至少一个所述导电球电连接。
12.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第二芯片外设置第二导电结构之前，所述方法包括：
13.一种半导体结构，其特征在于，所述半导体结构包括：
14.如权利要求13所述的半导体结构，其特征在于，所述半导体结构包括位于所述第一芯片侧面和第一导电结构之间的第二绝缘膜层。
15.如权利要求13所述的半导体结构，其特征在于，所述第一导电结构包括间隔的第一层导电结构和第二层导电结构；所述半导体结构包括：
16.如权利要求13所述的半导体结构，其特征在于，所述半导体结构包括：
17.如权利要求16所述的半导体结构，其特征在于，所述第一顶部导电部具有朝向背离所述第二芯片背面一侧并且朝向所述第二顶部导电部一侧延伸的外延部，所述外延部在所述第二芯片厚度上的投影至少部分位于第一顶部导电部和所述第二顶部导电部之间的间隔处，所述绝缘层位于所述外延部与所述第二芯片正面之间。
18.如权利要求13所述的半导体结构，其特征在于，所述半导体结构包括：
