本公开涉及通信，尤其涉及一种芯片地址锁存方法、装置、存5储介质和芯片。
背景技术：
1、相关技术中，在目标芯片出现锁存地址错误时，让电池断电并重新上电，
2、以便使目标芯片能够重新进行地址锁存，但该方法会因为拆机断电造成较多0的消耗和损失。
技术实现思路
1、为克服相关技术中存在的问题，本公开提供一种芯片地址锁存方法，在
2、目标芯片锁存的通信地址为错误地址的情况下，向目标芯片发送校准信号，5以便使目标芯片重新进行地址锁存，从而避免拆机断电造成的消耗和损失。
3、根据本公开实施例的第一方面，提供一种芯片地址锁存方法，包括：
4、在目标芯片锁存的通信地址为错误地址的情况下，向所述目标芯片发送校准信号，所述校准信号用于所述目标芯片重新进行地址锁存。
5、可选地，所述方法还包括：
6、0向目标地址发送试探信息，所述目标地址为所述目标芯片的正确地址，
7、所述试探信息用于接收到该试探信息的芯片发送反馈信息；
8、若未接收到针对所述试探信息的所述反馈信息，确定所述目标芯片锁存的通信地址为错误地址。
9、可选地，所述方法还包括：
10、5若接收到针对所述试探信息的反馈信息，则确定所述反馈信息包括的第一标识信息与第二标识信息是否相同；
11、在所述第一标识信息与所述第二标识信息不同的情况下，确定所述目标芯片锁存的通信地址为错误地址，所述第二标识信息为所述目标芯片的正确标识信息。
12、可选地，所述在目标芯片锁存的通信地址为错误地址的情况下，向所述目标芯片发送校准信号的步骤，包括：
13、在目标芯片锁存的通信地址为错误地址的情况下，获取试探次数，所述试探次数为向所述目标地址发送试探信息的次数；
14、在所述试探次数大于预设次数阈值的情况下，停止向所述目标芯片发送校准信号，并生成错误提示信息，所述错误提示信息用于向用户提示目标芯片地址锁存出现错误。
15、可选地，所述向所述目标芯片发送校准信号的步骤，包括：
16、向所述目标芯片发送与目标通信信号的信号周期不同的校准信号，所述目标通信信号用于与目标芯片之间的业务通信。
17、可选地，所述方法还包括：
18、获取目标通信信号的第一信号周期；
19、将所述第一信号周期与预设参数的乘积确定为第二信号周期；
20、根据所述第二信号周期生成所述与目标通信信号的信号周期不同的校准信号。
21、根据本公开实施例的第二方面，提供一种芯片地址锁存装置，包括：
22、校准模块，被配置为在目标芯片锁存的通信地址为错误地址的情况下，向所述目标芯片发送校准信号，所述校准信号用于所述目标芯片重新进行地址锁存。
23、根据本公开实施例的第三方面，提供一种芯片地址锁存装置，包括：
24、处理器；
25、用于存储处理器可执行指令的存储器；
26、其中，所述处理器被配置为实现本公开第一方面所提供的芯片地址锁存方法的步骤。
27、根据本公开实施例的第四方面，提供一种计算机可读存储介质，其上存储有计算机程序指令，该程序指令被处理器执行时实现本公开第一方面所提供的芯片地址锁存方法的步骤。
28、根据本公开实施例的第五方面，提供一种芯片，包括处理器和接口；所述处理器用于读取指令以执行本公开第一方面所提供的芯片地址锁存方法的步骤。
29、本公开的实施例提供的技术方案可以包括以下有益效果：
30、在目标芯片锁存的通信地址为错误地址的情况下，向目标芯片发送校准信号，以便使目标芯片重新进行地址锁存，从而避免拆机断电造成的消耗和损失。
31、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
1.一种芯片地址锁存方法，其特征在于，包括：
2.根据权利要求1所述的芯片地址锁存方法，其特征在于，所述方法还包括：
3.根据权利要求2所述的芯片地址锁存方法，其特征在于，所述方法还包括：
4.根据权利要求2所述的芯片地址锁存方法，其特征在于，
5.根据权利要求1所述的芯片地址锁存方法，其特征在于，
6.根据权利要求5所述的芯片地址锁存方法，其特征在于，所述方法还包括：
7.一种芯片地址锁存装置，其特征在于，包括：
8.一种芯片地址锁存装置，其特征在于，包括：
9.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，该程序指令被处理器执行时实现权利要求1～6中任一项所述芯片地址锁存方法的步骤。
10.一种芯片，其特征在于，包括处理器和接口；所述处理器用于读取指令以执行权利要求1～6中任一项所述的芯片地址锁存方法。
