本发明属于存储器测试，特别是涉及一种内嵌式存储器的测试方法及系统。
背景技术：
1、随着大数据时代的发展，需要计算的数据量级与复杂度也急剧增长，高性能系统级芯片的尺寸不断变大。存储器的存储逻辑可以有效减少数据传输次数和延迟，进而保证高性能计算芯片的数据交换效率。因而，对存储器的需求快速增长。
2、随着存储器不断地更新换代，存储器的制造工艺复杂、工序繁多，因此，在存储器的制造过程中可能会导致存储器产生诸多缺陷，例如，导致存储器中某些引脚直流参数出错。当然，也有部分存储器在使用初期时性能正常，但是，经过一段时间的使用之后，缺陷被激发，而导致存储器中某些引脚直流参数出错。
技术实现思路
1、本发明的目的在于提供一种内嵌式存储器的测试方法及系统，通过主控器件能够对接收到的模式控制指令进行解析，获得引脚工作模式，目标电子引脚又能够按照预设信号参数自动生成测试信号，并接收目标存储器引脚输出的测试反馈信号，将测试反馈信号发送给时序发生组件，解决了现有的内嵌式存储器测试流程复杂、测试效率低以及测试成本高的问题。
2、为解决上述技术问题，本发明是通过以下技术方案实现的：
3、本发明为一种内嵌式存储器的测试方法，包括如下步骤：
4、步骤s1：将需要测试的嵌入式存储器芯片连接至测试平台上；
5、步骤s2：将测试程序部署到存储器测试仪器中，在测试软件中设置测试模式和测试条件参数；
6、步骤s3：测试程序根据测试指令将测试数据写入存储器阵列；
7、步骤s4：存储器装置的存储器阵列读取测试数据；
8、步骤s5：测试程序生成控制信号、测试数据信号及地址信号输入存储器；
9、步骤s6：存储器根据接收的控制信号、测试数据信号及地址信号输入对应的物理存储单元；
10、步骤s7：物理存储单元根据测试数据信号生成读取结果信号；
11、步骤s8：将读取结果信号编码成编码数据，并输出给主机。
12、作为一种优选的技术方案，所述步骤s2中，测试模式包括控制电路单元测试和电子引脚测试；所述控制电路单元测试时，通过测试装置中对应于存储器进行存储器控制电路测试；所述电子引脚测试时，通过测试装置中时序发生组件对存储进行存储器电子引脚测试。
13、作为一种优选的技术方案，所述步骤s4中，存储器装置的存储器阵列读取测试数据时，接收测试指令进行解析，获得引脚工作模式，并在所述引脚工作模式为直流参数测试模式时，将预设信号参数发送给电子引脚总阵列中包括的多个第一目标电子引脚；引脚工作模式为直流参数测试模式时，所述第一目标电子引脚的引脚工作模式包括加压测流模式、加压测压模式、加流测流模式和加流测压模式中的任意一种。
14、作为一种优选的技术方案，多个所述第一目标电子引脚中的每个第一目标电子引脚按照预设信号参数生成测试信号，将所述测试信号施加到被测存储器上与所述第一目标电子引脚对应连接的目标存储器引脚，并接收所述目标存储器引脚输出的测试反馈信号，将所述测试反馈信号发送给时序发生组件。
15、作为一种优选的技术方案，所述步骤s2中，控制电路单元测试时，接收测试指令进行解析，获得控制电路工作模式，并在控制电路中生成控制信号，由存储器的数据进行第一次运算处理，以获得最初的运算结果；对多个存储区对应的多个初始运算结果进行第二次处理运算，以获得最终的运算结果。
16、作为一种优选的技术方案，所述步骤s7中，物理存储单元根据测试数据信号生成读取结果信号，对读取结果进行可行性修复判断；所述可行性修复判断的结果为可以修复时，将测试结果发送至测试平台，由运维人员进行存储器的修复工作；所述可行性修复判断的结果为不可修复时，测试平台直接对处理器进行清除。
17、本发明为一种内嵌式存储器的测试系统，包括存储器测试仪器、测试主机和第一目标电子引脚；
18、所述存储器测试仪器包括主控器件、电子引脚总阵列和时序发生组件；所述主控器件用于对接收到的模式控制指令进行解析，获得引脚工作模式，并在引脚工作模式为直流参数测试模式时，将预设信号参数发送给所述电子引脚总阵列中包括的多个目标电子引脚；引脚工作模式为直流参数测试模式时，所述第一目标电子引脚的引脚工作模式包括加压测流模式、加压测压模式、加流测流模式和加流测压模式中的任意一种；针对多个所述第一目标电子引脚中的每个第一目标电子引脚，所述第一目标电子引脚用于按照所述预设信号参数生成测试信号，将所述测试信号施加到被测存储器上与所述第一目标电子引脚对应连接的目标存储器引脚，并接收所述目标存储器引脚输出的测试反馈信号，将所述测试反馈信号发送给所述时序发生组件；所述时序发生组件用于接收多个所述第一目标电子引脚发送的多条测试反馈信号，并将所述多条测试反馈信号发送给上位机，以供所述上位机根据所述多条测试反馈信号，获得所述被测存储器的引脚直流参数测试结果；
19、所述测试主机内部署有测试平台；所述测试平台用于在测试软件中设置测试模式和测试条件参数，并进行测试结果的可视化展示。
20、作为一种优选的技术方案，所述电子引脚总阵列包括多组电子引脚阵列，所述时序发生组件包括多个时序发生器；多个所述时序发生器中的每个时序发生器，所述时序发生器通过多组通信组件中的一组目标通信组件与所述多组电子引脚阵列中的一组电子引脚阵列连接，用于通过所述目标通信组件接收多个第一子目标电子引脚发送的多条第一目标测试反馈信号，并将所述多条第一目标测试反馈信号发送给所述上位机，多个所述第一子目标电子引脚为所述电子引脚阵列中包含于多个所述第一目标电子引脚的电子引脚。
21、作为一种优选的技术方案，所述多组通信组件中，每组通信组件包括多路通信通道结构；针对多个所述时序发生器中的每个时序发生器，所述时序发生器通过多组通信组件中一组目标通信组件包括的多路通信通道结构与所述多组电子引脚阵列中一组电子引脚阵列包括的多组第一电子引脚子阵列一一对应连接。
22、作为一种优选的技术方案，所述多路通信通道结构中每路通信通道结构包括数据选择器，以及与所述数据选择器的数据输出端口连接的模数转换器；针对多个所述时序发生器中的每个时序发生器，所述时序发生器用于接收选择控制指令，并将所述选择控制指令发送给与所述时序发生器对应的多个数据选择器中的每个数据选择器；针对多个所述数据选择器中的每个数据选择器，所述数据选择器用于按照接收到的选择控制指令，将对应连接的第一电子引脚子阵列中包括的多个第二子目标电子引脚发送的多条第二目标测试反馈信号逐个选取，并通过与所述数据选择器连接的模数转换器转换为数字信号之后，发送给对应的时序发生器。
23、本发明具有以下有益效果：
24、本发明通过主控器件能够对接收到的模式控制指令进行解析，获得引脚工作模式，目标电子引脚又能够按照预设信号参数自动生成测试信号，并接收目标存储器引脚输出的测试反馈信号，将测试反馈信号发送给时序发生组件，存储器测试自动化程度高，提高了测试效率。
25、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
1.一种内嵌式存储器的测试方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种内嵌式存储器的测试方法，其特征在于，所述步骤s2中，测试模式包括控制电路单元测试和电子引脚测试；所述控制电路单元测试时，通过测试装置中对应于存储器进行存储器控制电路测试；所述电子引脚测试时，通过测试装置中时序发生组件对存储进行存储器电子引脚测试。
3.根据权利要求1所述的一种内嵌式存储器的测试方法，其特征在于，所述步骤s4中，存储器装置的存储器阵列读取测试数据时，接收测试指令进行解析，获得引脚工作模式，并在所述引脚工作模式为直流参数测试模式时，将预设信号参数发送给电子引脚总阵列中包括的多个第一目标电子引脚；引脚工作模式为直流参数测试模式时，所述第一目标电子引脚的引脚工作模式包括加压测流模式、加压测压模式、加流测流模式和加流测压模式中的任意一种。
4.根据权利要求3所述的一种内嵌式存储器的测试方法，其特征在于，多个所述第一目标电子引脚中的每个第一目标电子引脚按照预设信号参数生成测试信号，将所述测试信号施加到被测存储器上与所述第一目标电子引脚对应连接的目标存储器引脚，并接收所述目标存储器引脚输出的测试反馈信号，将所述测试反馈信号发送给时序发生组件。
5.根据权利要求1所述的一种内嵌式存储器的测试方法，其特征在于，所述步骤s2中，控制电路单元测试时，接收测试指令进行解析，获得控制电路工作模式，并在控制电路中生成控制信号，由存储器的数据进行第一次运算处理，以获得最初的运算结果；对多个存储区对应的多个初始运算结果进行第二次处理运算，以获得最终的运算结果。
6.根据权利要求1所述的一种内嵌式存储器的测试方法，其特征在于，所述步骤s7中，物理存储单元根据测试数据信号生成读取结果信号，对读取结果进行可行性修复判断；所述可行性修复判断的结果为可以修复时，将测试结果发送至测试平台，由运维人员进行存储器的修复工作；所述可行性修复判断的结果为不可修复时，测试平台直接对处理器进行清除。
7.一种内嵌式存储器的测试系统，包括存储器测试仪器、测试主机和第一目标电子引脚；其特征在于：
8.根据权利要求7所述的一种内嵌式存储器的测试系统，其特征在于，所述电子引脚总阵列包括多组电子引脚阵列，所述时序发生组件包括多个时序发生器；多个所述时序发生器中的每个时序发生器，所述时序发生器通过多组通信组件中的一组目标通信组件与所述多组电子引脚阵列中的一组电子引脚阵列连接，用于通过所述目标通信组件接收多个第一子目标电子引脚发送的多条第一目标测试反馈信号，并将所述多条第一目标测试反馈信号发送给所述上位机，多个所述第一子目标电子引脚为所述电子引脚阵列中包含于多个所述第一目标电子引脚的电子引脚。
9.根据权利要求8所述的一种内嵌式存储器的测试系统，其特征在于，所述多组通信组件中，每组通信组件包括多路通信通道结构；针对多个所述时序发生器中的每个时序发生器，所述时序发生器通过多组通信组件中一组目标通信组件包括的多路通信通道结构与所述多组电子引脚阵列中一组电子引脚阵列包括的多组第一电子引脚子阵列一一对应连接。
10.根据权利要求9所述的一种内嵌式存储器的测试系统，其特征在于，所述多路通信通道结构中每路通信通道结构包括数据选择器，以及与所述数据选择器的数据输出端口连接的模数转换器；针对多个所述时序发生器中的每个时序发生器，所述时序发生器用于接收选择控制指令，并将所述选择控制指令发送给与所述时序发生器对应的多个数据选择器中的每个数据选择器；针对多个所述数据选择器中的每个数据选择器，所述数据选择器用于按照接收到的选择控制指令，将对应连接的第一电子引脚子阵列中包括的多个第二子目标电子引脚发送的多条第二目标测试反馈信号逐个选取，并通过与所述数据选择器连接的模数转换器转换为数字信号之后，发送给对应的时序发生器。
