本技术主要涉及电子束，具体涉及一种电子束束闸控制电路。
背景技术：
1、目前，电子束曝光机主要应用于微纳米加工领域。一方面电子束曝光可以在计算机控制下直接产生所要求的图形，且修改容易，制作周期短，因此被广泛应用于光掩膜、x射线掩膜的制作，它已成为微电子产业制作掩膜版的主要手段。另一方面，电子束曝光系统利用标记检测技术可以达到极高的套刻精度，因此可进行晶片上的直接描画，即无需掩膜版直接在晶片上制造器件。因此，它被用于新器件、新集成电路的研制和小批量器件和集成电路的生产。电子束束闸作为电子束曝光机的关键部件之一，直接影响到电子束曝光机的刻蚀速度和精度。
2、电子束束闸基本原理是电子光学柱轴线适当位置布置平行极板，在其上施加合适电压时，穿过极板的电子束会发生偏转而被束闸中间的光阑或刀边所拦截，从而实现电子束的“关断”，称为电子束的消隐；而去撤去该电压后，电子束能够通过束闸光阑而进入后续的电子光学部件中，最终达到曝光面，实现电子束的“开启”。为对于电子束的开启比较容易实现，只要将束闸极板对地短路即可，采用nmos管+低边驱动就可以实现快速开关。但电子束的关断必须对束闸极板进行充电，并能快速开关，如果采用nmos管，驱动方法有变压器隔离驱动、光隔离驱动和自举驱动。上述三种驱动方法的缺点是开关速度上不去，不适应电子束曝光机高速应用领域。
技术实现思路
1、本实用新型要解决的技术问题就在于：针对现有技术存在的技术问题，本实用新型提供一种结构简单、开关频率高的电子束束闸控制电路。
2、为解决上述技术问题，本实用新型提出的技术方案为：
3、一种电子束束闸控制电路，包括充电回路和放电回路；所述充电回路包括充电电路和充电开关，所述充电开关包括氮化镓mos管q1和pmos管q3，所述充电电路与所述氮化镓mos管q1的栅极相连；所述放电回路包括放电电路和放电开关，所述放电开关为氮化镓mos管q2，所述放电电路与所述氮化镓mos管q2的栅极相连；
4、所述pmos管q3的栅极通过二极管d1与氮化镓mos管q1的漏极相连，并经电阻r6接地；所述二极管d1的阳极与pmos管q3的栅极相连，二极管d1的阴极与氮化镓mos管q1的漏极相连；
5、所述pmos管q3的源极与氮化镓mos管q1的漏极相连；
6、所述pmos管q3的漏极与氮化镓mos管q2的漏极和电子束束闸极板的一端相连。
7、优选地，所述充电电路包括充电逻辑电路和驱动芯片u1；所述充电逻辑电路的输入端接驱动信号端j1，所述充电逻辑电路的输出端与驱动芯片u1的输入端相连；所述驱动芯片u1的输出端与氮化镓mos管q1的栅极相连。
8、优选地，所述充电逻辑电路包括逻辑芯片u2、电阻r3和电容c4；所述逻辑芯片u2的5脚接5伏电源，逻辑芯片u2的1脚接驱动信号端j1的1脚和电阻r3的一端，逻辑芯片u2的2脚接电阻r3的另一脚和电容c4的一端，电容c4的另一端接地；驱动芯片u2的3脚接地；输入端子j1的2脚接地；逻辑芯片u2的输出端为4脚，接驱动芯片u1的输入端。
9、优选地，所述驱动芯片u1的a1脚接5伏电源，驱动芯片u1的b1脚和c2脚接地；驱动芯片u1的输入端为c1脚；驱动芯片u1的输出端为a2脚与b2脚，均接至氮化镓mos管q1的栅极。
10、优选地，所述5伏电源均经电容接地。
11、优选地，所述放电电路包括放电逻辑电路和驱动芯片u3；所述放电逻辑电路的输入端接驱动信号端j2，所述放电逻辑电路的输入端与驱动芯片u3的输入端相连；所述驱动芯片u3的输出端与氮化镓mos管q2的栅极相连。
12、优选地，所述放电逻辑电路包括逻辑芯片u4、电阻r4和电容c5；所述逻辑芯片u4的5脚接5伏电源，逻辑芯片u4的1脚接驱动信号端j2的1脚和电阻r4的一端，逻辑芯片u4的2脚接电阻r4的另一脚和电容c5的一端，电容c5的另一端接地；驱动芯片u4的3脚接地；驱动信号端j2的2脚接地；逻辑芯片u4的输出端为4脚，接驱动芯片u3的输入端。
13、优选地，所述驱动芯片u3的a1脚接5伏电源，驱动芯片u3的b1脚和c2脚接地；驱动芯片u1的输入端为c1脚；驱动芯片u3的输出端为a2脚与b2脚，均接至氮化镓mos管q2的栅极。
14、与现有技术相比，本实用新型的优点在于：
15、本实用新型电路的pmos管q3的栅极直接通过电阻接地，通过氮化镓nmos管q1-q2+驱动芯片来控制pmos管q3的源极电压以实现pmos管q3的开关，可以实现快速给束闸极板充放电(利用氮化镓nmos+专用驱动芯片高速开关的特性)；本实用新型电路结构简单，开关频率高(可达100mhz以上)，工作电压高(可达100伏)，工作稳定可靠，实用性强，相关应用场景都可以借鉴，市场前景广阔。
1.一种电子束束闸控制电路，其特征在于，包括充电回路(1)和放电回路(2)；所述充电回路(1)包括充电电路和充电开关，所述充电开关包括氮化镓mos管q1和pmos管q3，所述充电电路与所述氮化镓mos管q1的栅极相连；所述放电回路(2)包括放电电路和放电开关，所述放电开关为氮化镓mos管q2，所述放电电路与所述氮化镓mos管q2的栅极相连；
2.根据权利要求1所述的电子束束闸控制电路，其特征在于，所述充电电路包括充电逻辑电路和驱动芯片u1；所述充电逻辑电路的输入端接驱动信号端j1，所述充电逻辑电路的输出端与驱动芯片u1的输入端相连；所述驱动芯片u1的输出端与氮化镓mos管q1的栅极相连。
3.根据权利要求2所述的电子束束闸控制电路，其特征在于，所述充电逻辑电路包括逻辑芯片u2、电阻r3和电容c4；所述逻辑芯片u2的5脚接5伏电源，逻辑芯片u2的1脚接驱动信号端j1的1脚和电阻r3的一端，逻辑芯片u2的2脚接电阻r3的另一脚和电容c4的一端，电容c4的另一端接地；驱动芯片u2的3脚接地；输入端子j1的2脚接地；逻辑芯片u2的输出端为4脚，接驱动芯片u1的输入端。
4.根据权利要求3所述的电子束束闸控制电路，其特征在于，所述驱动芯片u1的a1脚接5伏电源，驱动芯片u1的b1脚和c2脚接地；驱动芯片u1的输入端为c1脚；驱动芯片u1的输出端为a2脚与b2脚，均接至氮化镓mos管q1的栅极。
5.根据权利要求4所述的电子束束闸控制电路，其特征在于，所述5伏电源均经电容接地。
6.根据权利要求1-5中任意一项所述的电子束束闸控制电路，其特征在于，所述放电电路包括放电逻辑电路和驱动芯片u3；所述放电逻辑电路的输入端接驱动信号端j2，所述放电逻辑电路的输入端与驱动芯片u3的输入端相连；所述驱动芯片u3的输出端与氮化镓mos管q2的栅极相连。
7.根据权利要求6所述的电子束束闸控制电路，其特征在于，所述放电逻辑电路包括逻辑芯片u4、电阻r4和电容c5；所述逻辑芯片u4的5脚接5伏电源，逻辑芯片u4的1脚接驱动信号端j2的1脚和电阻r4的一端，逻辑芯片u4的2脚接电阻r4的另一脚和电容c5的一端，电容c5的另一端接地；驱动芯片u4的3脚接地；驱动信号端j2的2脚接地；逻辑芯片u4的输出端为4脚，接驱动芯片u3的输入端。
8.根据权利要求7所述的电子束束闸控制电路，其特征在于，所述驱动芯片u3的a1脚接5伏电源，驱动芯片u3的b1脚和c2脚接地；驱动芯片u1的输入端为c1脚；驱动芯片u3的输出端为a2脚与b2脚，均接至氮化镓mos管q2的栅极。
