本发明实施例涉及人工智能，尤其涉及一种电荷式模数混合乘法单元、感存算卷积运算电路及芯片。
背景技术：
1、目前，视觉传感器被广泛应用于无人系统、可穿戴设备、自动驾驶、医疗诊断等等各种应用领域。传统的视觉传感器采集模拟信号，经过并行高精度、高速模拟数字转换器后，还需要在数字领域进行处理，导致了大量的功耗和面积开销，同时也限制了进一步的性能改进，称为“转换墙”。此外，由于数字单元与滞后存储器单元之间频繁的数据访问，它增加了数据拥塞和功耗，称为“存储器墙”。转换墙和存储器墙共同阻碍了传感器在超快、低功耗场景下的广泛应用。
2、感存算芯片在传统传感器内部加入运算单元，实现传感器内数据运算和处理。感存算芯片通过在传感器端将数据的感知、存储与计算进行融合，并直接处理传感器采集到的模拟信号，极大地减少了数据传输与模数转换带来的延时与功耗，未来具有巨大的应用价值。
3、感存算芯片在面向传统机器视觉和深度学习的算子开发中，需要用到大量的乘法单元，准确来说，传感器端采样得到的图像信息是模拟电压，来自外部算法模型的权重是数字码值。因此，需要用到大量模数混合乘法单元。然而，模数混合乘法单元随着数字权重的精度的提升，电容大小和晶体管尺寸指数上升，带来巨大的面积和成本，阻碍感存算芯片面向高精度算法模型的应用。
4、现有技术通常采用二进制电容阵列构成模数混合乘法单元，参考图1，电容阵列中，一个k位的数字权重作为电容阵列开关的控制信号，电容通过开关与模拟输入ain和地线连接，电容大小从低位到高位按二进制倍数增加。oa线上的电压即为模拟输入与数字权重的乘法结果，结果通过模拟数字转换器((analog-to-digital converter，adc)输出。
5、存在的缺陷是：当数据精度提高时(即数字权重的位数)，所需要电容指数增加，电容占了大量面积，同时也限制了单元的吞吐量。而且进行矩阵运算时，累加需要通过电容的电荷平均来在缩放的前提下等效实现，面向非定制化应用时不够灵活。
6、现有技术中基于电流的模数混合乘法单元的结构可参考图2，图2给出了一个模拟×4bit数字权重的乘法单元的例子，同时该结构可以扩展到更高的位数，ain首先通过一个电流生成电路产生一个基准电流i＝k×ain。这个基准电流i通过电流复制缩放电路，如电流镜，转化为1×i，2×i，4×i，8×i……2n-1×i的电流，对应于n位的二进制数字权重的不同位数。数字输入din的每一位作为对应电流支路的控制信号，电流在输出线上加和，因此，则有：
7、
8、存在的缺陷是：需要较为复杂的电压电流转换电路，增加了功耗和面积开销，并且电流到电压的转换过程也需要加入大量的电容开销。同时，采用累加式的电流阵列，存在随卷积核尺寸和数字权重精度指数增长的直流电流，导致很大的计算功耗。由此也带来指数增长的面积开销，不能满足小型化、低成本应用场景需求。
技术实现思路
1、本发明提供一种电荷式模数混合乘法单元、感存算卷积运算电路及芯片，可以指数倍降低运算单元消耗的晶体管和电容的面积，满足小型化、低成本应用场景需求。
2、根据本发明的一方面，提供了一种电荷式模数混合乘法单元，电荷式模数混合乘法单元包括：多个电荷式模拟二值权重的乘法单元，至少两个负载电容以及至少一个桥接电容；
3、所述电荷式模拟二值权重的乘法单元包括：第一信号输入端、第二信号输入端和输出端，所述第一信号输入端用于接入模拟电压信号，所述第二信号输入端用于接入数字信号，所述输出端用于输出计算的电荷变化结果；
4、多个电荷式模拟二值权重的乘法单元的输出端与一个负载电容的输出端并联后构成乘法单元组，相邻所述乘法单元组之间串接一个桥接电容。
5、可选地，电荷式模数混合乘法单元还包括多个控制开关，所述控制开关设置在相邻所述电荷式模拟二值权重的乘法单元之间，所述控制开关用于根据开关信号配置所述电荷式模拟二值权重的乘法单元的工作模式。
6、可选地，电荷式模数混合乘法单元还包括多个选通开关，所述选通开关设置在所述电荷式模拟二值权重的乘法单元的输出端和所述负载电容之间，所述选通开关用于控制所述电荷式模拟二值权重的乘法单元与所述输出线的接入状态。
7、可选地，电荷式模数混合乘法单元还包括多个第二负载电容，所述第二负载电容位于相邻所述电荷式模拟二值权重的乘法单元之间，所述第二负载电容的第一端与所述输出端连接，所述第二负载电容的第二端接地。
8、根据本发明的另一方面，提供了一种模数混合卷积运算电路阵列，模数混合卷积运算电路阵列包括上述一方面中任一项所述的电荷式模数混合乘法单元。
9、根据本发明的另一方面，提供了一种感存算卷积运算电路，感存算卷积运算电路包括上述一方面中所述的模数混合卷积运算电路阵列以及控制单元、模拟寄存器；
10、所述模拟寄存器与所述模数混合卷积运算电路阵列连接，所述模拟寄存器用于暂存预处理后的模拟电压信号数据；
11、所述控制单元与所述模拟寄存器以及所述模数混合卷积运算电路阵列连接，所述控制单元用于配置所述模数混合卷积运算电路阵列和所述模拟寄存器，所述模数混合卷积运算电路阵列用于根据数字权重数据以及所述预处理后的模拟电压信号数据进行卷积计算并输出卷积结果。
12、根据本发明的另一方面，提供了一种感存算芯片，感存算芯片包括上述一方面中所述的感存算卷积运算电路；
13、所述感存算芯片还包括感知端电路，所述感知端电路与所述感存算卷积运算电路连接，所述感知端电路用于将采集外部环境的光信息转化为模拟电压信号并传输至所述感存算卷积运算电路。
14、可选地，感存算芯片还包括模拟预处理电路，所述模拟预处理电路连接在所述感知端电路和所述感存算卷积运算电路之间，所述模拟预处理电路用于对所述模拟电压信号进行预处理并将预处理后的模拟电压信号数据输入所述感存算卷积运算电路。
15、可选地，感存算芯片还包括特征图生成电路，所述特征图生成电路与所述感存算卷积运算电路连接，所述特征图生成电路用于根据所述模数混合卷积运算电路阵列计算出的卷积结果输出特征图。
16、可选地，所述感知端电路包括感知像素阵列。
17、本发明实施例的技术方案，提出了一种适用于感存算场景的基于桥接电容的电荷式模数混合乘法单元，该乘法单元支持不同精度的数字权重与模拟输入的乘法，同时，随着数字权重位数(精度)的提升，该乘法单元消耗的晶体管和电容的面积可以降低指数倍。通过加入桥接电容的结构，将运算电路的面积和功耗开销降低指数倍，设计精度可变的可重构的基于桥接电容的模拟数字乘法电路单元结构，实现精度并行度的配置，适用于在精度可变的场景下使用，如混合精度量化的神经网络。综上所述，本发明解决了目前模数混合乘法单元面积、功耗、吞吐率随着数字精度的上升指数上升的问题以及传统模拟数字乘法电路开销随精度指数爆炸的问题。
18、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
1.一种电荷式模数混合乘法单元，其特征在于，包括：多个电荷式模拟二值权重的乘法单元，至少两个负载电容以及至少一个桥接电容；
2.根据权利要求1所述的电荷式模数混合乘法单元，其特征在于，还包括多个控制开关，所述控制开关设置在相邻所述电荷式模拟二值权重的乘法单元之间，所述控制开关用于根据开关信号配置所述电荷式模拟二值权重的乘法单元的工作模式。
3.根据权利要求1所述的电荷式模数混合乘法单元，其特征在于，还包括多个选通开关，所述选通开关设置在所述电荷式模拟二值权重的乘法单元的输出端和所述负载电容之间，所述选通开关用于控制所述电荷式模拟二值权重的乘法单元与所述输出线的接入状态。
4.根据权利要求1所述的电荷式模数混合乘法单元，其特征在于，还包括多个第二负载电容，所述第二负载电容位于相邻所述电荷式模拟二值权重的乘法单元之间，所述第二负载电容的第一端与所述输出端连接，所述第二负载电容的第二端接地。
5.一种模数混合卷积运算电路阵列，其特征在于，包括权利要求1-4任一项所述的电荷式模数混合乘法单元。
6.一种感存算卷积运算电路，其特征在于，包括权利要求5中所述的模数混合卷积运算电路阵列以及控制单元、模拟寄存器；
7.一种感存算芯片，其特征在于，包括权利要求6中所述的感存算卷积运算电路；
8.根据权利要求7所述的感存算芯片，其特征在于，还包括模拟预处理电路，所述模拟预处理电路连接在所述感知端电路和所述感存算卷积运算电路之间，所述模拟预处理电路用于对所述模拟电压信号进行预处理并将预处理后的模拟电压信号数据输入所述感存算卷积运算电路。
9.根据权利要求7所述的感存算芯片，其特征在于，还包括特征图生成电路，所述特征图生成电路与所述感存算卷积运算电路连接，所述特征图生成电路用于根据所述模数混合卷积运算电路阵列计算出的卷积结果输出特征图。
10.根据权利要求7所述的感存算芯片，其特征在于，所述感知端电路包括感知像素阵列。
