本发明属于半导体的，具体涉及一种集成结构及其制备方法。
背景技术：
1、集成光电子芯片作为现代光电子技术领域发展成果的重要代表之一，将发光元件、各式光学器件以及驱动和控制电路等多个功能模块紧密集成于一颗芯片或器件上，相较传统光电子器件，不仅实现了微小化和高度集成化，还有效地提高了系统性能和稳定性。在现代集成光电子芯片中，发光元件常以氮化镓、碳化硅、氧化镓等新一代宽禁带半导体材料为基础，配合光刻、刻蚀、薄膜沉积等各种微纳加工工艺，实现高亮度、高效率的光发射；而光学器件通过精密设计和优化，使发光元件发出的光能够被更精准地调制，以实现各种复杂的光学功能；与此同时，集成光电子芯片的驱动和控制电路常采用cmos等先进微电子技术和工艺，通过高度智能的电路设计，可实现对发光元件或其它器件的精确控制。上述电子系统的集成不仅使得光电子系统更加稳定可靠，还为设备和器件提供了更加灵活的调控能力，以适应不同应用场景的需求。总体而言，发光芯片、驱动电路和光学器件的集成为现代照明、显示、传感、通信、娱乐、医疗等领域提供了更为高效、可靠和多样化的解决方案，推动了光电子技术的发展。
2、在集成光电子芯片的发展中，面临着一系列挑战，涉及技术、制造和应用等多个方面。首先，随着芯片集成度的不断提高，制造过程需要更精密和先进的技术，以确保每个元件在应用过程中都能完整精确地传递所需的信号。这涉及到更高精度的制造设备、更复杂的工艺流程以及对材料质量的更高要求。其次，光电子器件在各应用场景中往往对光学串扰的影响很敏感。光学串扰是一种光信号在传输或显示过程中发生交叉干扰的现象，可能导致图像质量的下降和信息的失真。随着器件集成度的增加，单颗芯片之间的距离变得更小，光学串扰的风险也相应增加。为防止光信号之间的干扰并确保信息能保持高质量的传输，需要在设计和制造阶段采取一定的措施。最后，高集成度的光电子芯片在长期使用中面临着多方面的稳定性挑战，如芯片中的微结构在长期使用过程中可能因为温度、湿度、光照、振动等环境因素而产生微观损伤，环境条件的不断变化也可能导致芯片中的材料发生老化、变性，进而导致材料特性产生变化，影响光电子器件的性能。
3、量子点(quantum dots，qds)是一种可在三个空间方向上束缚激子的半导体纳米结构，常见的材料由iv、ⅱ-vi，iv-vi或ⅲ-v族元素组成，可通过化学溶液法合成，具有发射光谱(pl)可调、激发光谱宽、半峰宽(full width at half maxima，fhwm)窄等优点，光学性能显著优于传统的荧光粉(phosphor)等发光材料。由于其独特的电子结构和光学性质，量子点在光学薄膜领域中展现出广阔的应用前景。量子点光学薄膜集成结构制备过程中，薄膜图案化是一个重要的环节。在这个过程中，量子点易受常规半导体加工工艺流程中光刻胶、显影液、刻蚀气体以及加热等因素的影响，从而导致其光学性能和稳定性下降；同时，用于改善量子点发光性能的配体等物质也容易发生脱落和失效，难以保证其长期使用过程中的稳定性，不利于器件性能和使用寿命的提升。此外，常用的量子点薄膜图案化工艺中，光刻胶辅助图案化方法，工艺流程较为复杂、量子点与光刻胶之间易发生反应、显影剂等有机溶剂会对量子点造成影响，从而导致图案化效果不理想；而模板辅助图案化方法(如纳米压印等)，在图案复杂的情况下分辨率往往低于光刻法；直接图案化方法(如喷墨打印等)中，喷嘴堵塞是一个常见的问题，同时也难以可靠地形成特征尺寸10μm以下的图案。因此，基于现有的量子点图案化工艺制备的光学薄膜结构，无法满足各种新型集成光电子器件(如mini/micro-led显示器、高分辨图像传感器、集成式光电传感器、光通信芯片等)的需求。
技术实现思路
1、本发明针对现有技术存在的不足，提供一种集成结构及其制备方法。
2、为了实现以上目的，本发明的技术方案为：
3、一种集成结构，由下至上包括驱动电路基板、发光芯片和光学薄膜；所述光学薄膜包括基底、光学隔离层、至少一表面隔离层和至少两种量子点单元图案，所述至少两种量子点单元图案包括第一量子点单元图案和第二量子点单元图案，第一量子点单元图案设于基底上，且各第一量子点单元上设有第一透明光阻，第一表面隔离层覆盖第一量子点单元图案和基底；第二量子点单元图案设于第一表面隔离层上，且各第二量子点单元上设有第二透明光阻；光学隔离层设于相邻量子点单元之间；所述光学薄膜的量子点单元一侧朝向所述发光芯片设置。
4、可选的，所述基底包括透明衬底和设于透明衬底任意一侧的光反射层，所述光反射层用于反射特定波段的光；还包括设于透明衬底背离所述量子点单元一侧的光学膜系，所述光学膜系包括抗反射层、减反射层、增透层、扩散层、增亮层、偏光层、补偿层、滤色层中的至少一种。
5、可选的，所述透明衬底包括但不限于石英玻璃、蓝宝石玻璃、氮化镓(gan)、透明导电玻璃、其它透明的氧化物、氮化物材料或聚乙烯(pe)、聚酯(包括pet、pbt和par)、聚酰亚胺(pi)、聚萘二甲酸乙二醇酯(pen)、聚二甲基硅氧烷(pdms)等透明的柔性材料。同时，上述柔性材料可以被直接用作衬底或被制备于硬质基板上并在后续工艺流程中从原始基板上剥离。衬底的厚度可以小于或等于约2000μm、小于或等于约1800μm、小于或等于约1600μm、小于或等于约1400μm、小于或等于约1200μm、小于或等于约1000μm、小于或等于约800μm、小于或等于约600μm、小于或等于约400μm、小于或等于约200μm、小于或等于约100μm，但实施例不限于此。
6、可选的，所述光反射层的材料可以包括但不限于二氧化钛(tio2)、二氧化硅(sio2)、二氧化铪(hfo2)、氧化镁(mgo)、氮化铝(aln)、金(au)、银(ag)、铜(cu)、铝(al)中的一种或几种。光反射层的制备可以通过金属有机化合物化学气相沉积(mocvd)、电子束镀膜、原子层沉积等方法进行。制备的光反射层结构具有可以反射特定波长光的光学特征，也可以呈现出带通的性质，如反射的波段(不允许通过的波段)为一个存在上限和下限的区间。光反射层的厚度可以小于或等于约3000nm、小于或等于约2750nm、小于或等于约2500nm、小于或等于约2250nm、小于或等于约2000nm、小于或等于约1750nm、小于或等于约1500nm、小于或等于约1250nm、小于或等于约1000nm、小于或等于约750nm、小于或等于约500nm、小于或等于约400nm、、小于或等于约300nm、、小于或等于约200nm、小于或等于约100nm，但实施例不限于此。
7、可选的，所述表面隔离层包括氧化硅(sio2)、氧化铝(al2o3)、氧化锌(zno)、氧化铪(hfo2)、氧化钛(tio2)、氧化锑(sb2o3或sb2o5)、氮化钛(ti3n4或ti2n2)、氮化硅(si3n4)或氮化铝(aln)中的至少一种；厚度为10～1000nm，例如1000nm、900nm、800nm、700nm、600nm、500nm、400nm、300nm、200nm、100nm、50nm、30nm、10nm或者上述任意两者之间的点值。
8、可选的，所述光学隔离层的厚度为0.5～25μm。光学隔离层采用深色吸光材料，该材料可以是黑色光刻胶，也可以是添加黑色染料聚合物溶液。
9、可选的，所述量子点单元图案的原料中添加有纳米颗粒，所述纳米颗粒包括贵金属和金属氧化物中的至少一种，特征尺寸为25～500nm，添加量与量子点的质量比≤1。可选的，纳米颗粒是金(au)、银(ag)、铜(cu)、铝(al)或其它贵金属及二氧化钛(tio2)、三氧化钼(moo3)等金属氧化物，或者是以上物质的组合。
10、纳米颗粒指具有至少一个纳米级尺寸区域的结构。可选的，该纳米结构的特征尺寸可以小于或等于约500nm、小于或等于约400nm、小于或等于约300nm、小于或等于约200nm、小于或等于约150nm、小于或等于约100nm、小于或等于约50nm、并大于或等于约25nm。纳米结构可以具有如纳米点、纳米线、纳米棒、纳米管、纳米环等中的任意一个或多个结构组合而成的复合的任何形状，但是实施例不限于此。纳米结构可以是单晶的、多晶的、非晶的或其组合。
11、可选的，所述量子点单元图案的厚度为0.5～20μm，例如18μm、16μm、14μm、12μm、10μm、8μm、6μm、4μm、2μm、1μm，或者上述任意两者之间的点值。
12、可选的，发光芯片是微发光二极管(micro-led)、迷你发光二极管(mini-led)、有机发光二极管(oled)、量子点发光二极管(qled)或液晶面板(lcd)。发光芯片所发射的光的最大发射波长在200～500nm之间。可选的，包括多个发光单元构成的阵列，所述多个发光单元构成的阵列通过所述量子点单元图案实现全彩化显示。
13、可选的，所述驱动电路基板的驱动电路为无源驱动(pm)或有源驱动(am)电路。当驱动电路为有源驱动时，驱动电路采用的工艺是互补金属氧化物半导体(cmos)驱动或薄膜晶体管(tft)驱动；当驱动电路采用薄膜晶体管工艺时，薄膜晶体管可以是低温多晶硅(ltps)tft、铟镓锌氧化物(igzo)tft、非晶铟镓锌氧化物(a-igzo)tft或低温多晶硅氧化物(ltpo)tft。
14、可选的，还包括第三量子点单元图案和第二表面隔离层，所述第二表面隔离层覆盖所述第一表面隔离层和所述第二量子点单元图案的表面，所述第三量子点单元图案设于第二表面隔离层上，所述光学隔离层填充于相邻量子点单元之间。
15、一种上述集成结构的制备方法，其特征在于，包括：
16、1)制备光学薄膜，包括
17、1.1)于基底上形成第一量子点薄膜，于第一量子点薄膜上形成第一透明光阻层，通过光刻、蚀刻工艺形成第一量子点单元图案，各第一量子点单元上具有第一透明光阻；
18、1.2)通过沉积工艺形成第一表面隔离层；
19、1.3)形成第二量子点薄膜，于第一量子点薄膜上形成第二透明光阻层，通过光刻、蚀刻工艺形成第二量子点单元图案，各第二量子点单元上具有第二透明光阻；
20、1.4)形成光学隔离层位于相邻量子点单元之间；
21、2)将驱动电路基板、发光芯片和光学薄膜结合，其中驱动电路基板和光学薄膜分别位于发光芯片两侧，且光学薄膜的量子点单元一侧朝向发光芯片。
22、可选的，所述基底包括透明衬底，还包括于所述透明衬底任一表面形成光反射层并图案化所述光反射层的步骤；还包括于所述透明衬底背面所述量子点单元图案一侧形成光学膜系的步骤。
23、可选的，步骤1.3)和1.4)之间，还包括：
24、通过沉积工艺形成第二表面隔离层覆盖所述第二量子点单元图案和第一表面隔离层；
25、形成第三量子点薄膜，于第三量子点薄膜上形成第三透明光阻层，通过光刻、蚀刻工艺形成第三量子点单元图案，各第三量子点单元上具有第三透明光阻。
26、量子点薄膜中的量子点是ⅱ-ⅵ族量子点、ⅲ-ⅴ族量子点、钙钛矿量子点、ⅳ族元素及二维材料量子点(石墨烯量子点、mos2量子点，ws2量子点)中的一种或几种。量子点可以是表现出量子限制或激子限制效应的包含半导体材料的纳米晶体颗粒，并且是一种能够通过能量激发而发射光的发光纳米结构。量子点的特征尺寸可以小于或等于约90nm、小于或等于约80nm、小于或等于约70nm、小于或等于约60nm、小于或等于约50nm、小于或等于约40nm、小于或等于约30nm、小于或等于约20nm、小于或等于约10nm、小于或等于约5nm，但实施例不限于此。除非另外明确地定义，否则“量子点”的形状没有限制。
27、可选的，量子点薄膜采用量子点-聚合物复合溶液通过滴涂、旋涂、刮涂或喷涂、物理或化学沉积方法形成，薄膜制备过程包括退火和真空处理。量子点-聚合物复合溶液中添加有上述纳米颗粒。量子点薄膜中添加的纳米颗粒与量子点的质量比可以小于或等于约1:1、小于或等于约0.9:1、小于或等于约0.8:1、小于或等于约0.7:1、小于或等于约0.6:1、小于或等于约0.5:1、小于或等于约0.4:1、小于或等于约0.3:1、小于或等于约0.2:1、小于或等于约0.1:1、小于或等于约0.05:1、小于或等于约0.01:1，但实施例不限于此。用于封装的聚合物可以是聚甲基丙烯酸甲酯(pmma)、聚偏氟乙烯(pvdf)、聚丙烯腈(pan)、聚氯乙烯(pvc)、聚偏氟乙烯(pvdc)、聚苯乙烯(ps)、聚碳酸酯(pc)或两种及更多种上述材料的组合。聚合物封装将量子点保护起来，保证其优异光学性能可以长时间作用，也有利于图案化工艺的进行；同时工艺简单可靠，便于大面积大批量生产。
28、可选的，退火与真空处理同时进行，退火温度可以小于或等于约200℃、小于或等于约175℃、小于或等于约150℃、小于或等于约140℃、小于或等于约130℃、小于或等于约120℃、小于或等于约110℃、小于或等于约100℃、小于或等于约90℃、小于或等于约80℃、小于或等于约70℃、小于或等于约60℃、小于或等于约50℃，但实施例不限于此；退火时间可以小于或等于约60min、小于或等于约50min、小于或等于约40min、小于或等于约30min、小于或等于约20min、小于或等于约10min、小于或等于约5min，但实施例不限于此；退火前、退火时和退火后的气压可以小于或等于约1个标准大气压、小于或等于约0.75个标准大气压、小于或等于约0.5个标准大气压、小于或等于约0.25个标准大气压、小于或等于约0.1个标准大气压、小于或等于约10-2个标准大气压、小于约或等于10-3个标准大气压、小于或等于约10-4个标准大气压，但实施例不限于此。
29、可选的，表面隔离层沉积可采用化学气相沉积(cvd)、等离子增强化学气相沉积(pecvd)、原子层沉积(ald)、真空蒸镀或磁控溅射等技术形成，表面隔离层沉积的物质覆盖于上一步骤结束后所得到的结构的整个表面。沉积温度范围包括但不限于50～500℃。
30、可选的，透明光阻层可以是az-gxr-601、az-5214e、az-p4620或其它，显影液可以为az-300mif或其它。
31、进行光刻这一工艺时，前烘时间可以小于或等于约15min、小于或等于约12min、小于或等于约10min、小于或等于约8min、小于或等于约6min、小于或等于约4min、小于或等于约2min，前烘温度可以小于或等于120℃、小于或等于110℃、小于或等于100℃、小于或等于90℃、小于或等于80℃，显影时间可以小于或等于180s、小于或等于160s、小于或等于140s、小于或等于120s、小于或等于100s、小于或等于80s、小于或等于60s、小于或等于40s、小于或等于20s，后烘时间和温度可以与前烘过程一致或根据实际情况微调，但实施例不限于此。
32、量子点薄膜的发光颜色可以是任意的，可以发出一种或多种颜色的光，也可以同时发出多种颜色的光后经过混合使之实际产生一种颜色的复合光(如白光)。例如，当量子点薄膜发出绿色或黄绿色光时，用于产生绿光或黄绿光的量子点薄膜可以具有大于或等于约500nm(如大于或等于约510nm、大于或等于约520nm、大于或等于约530nm)至小于或等于约570nm(如小于或等于约560nm、小于或等于约550nm、小于或等于约540nm)的最大发射波长。当量子点薄膜发出红色或红橙色光时，用于产生红光或红橙色光的量子点薄膜可以具有大于或等于约590nm(如大于或等于约600nm、大于或等于约610nm、大于或等于约620nm、大于或等于约630nm)至小于或等于约680nm(如小于或等于约670nm、小于或等于约660nm、小于或等于约650nm、小于或等于约640nm)的最大发射波长。当量子点光学薄膜发出蓝色或青色光时，用于产生蓝光或青色光的量子点-聚合物复合光学薄膜可以具有大于或等于约410nm(如大于或等于约420nm、大于或等于约430nm、大于或等于约440nm、大于或等于约450nm)至小于或等于约500nm(如小于或等于约490nm、小于或等于约480nm、小于或等于约470nm、小于或等于约460nm)的最大发射波长。这里的术语“最大发射波长”是指光的发射光谱达到其最大值时对应的波长。
33、前述光学薄膜制备过程产生的第一量子点单元图案、第二量子点单元图案及第三(或更多)量子点单元图案在空间上的排列是相互独立的，第一量子点单元图案和第二量子点单元图案可以存在任意大小的交叠的区域，其它层的量子点单元图案亦如此，但实施例不限于此。这是由于表面隔离层的存在使得不同发光波长的量子点单元图案之间在制备过程中不会产生干扰、互溶、性能下降、图案变化、受损或缺失。
34、本发明的有益效果为：
35、(1)工艺可行性和稳定性高：针对量子点薄膜与半导体微纳加工工艺不兼容、易受光刻等工艺损伤的问题开发了新的图案化工艺，在保证优异光学性能的前提下还具备高环境稳定性，可满足器件长期使用的需求，也适用于大尺寸、高分辨率显示器件和传感器阵列等的制作；(2)器件设计高度集成化：将发光元件、光学薄膜以及控制电路等多个功能单元紧密集成在一颗芯片上，实现了空间的极大节约，使得整个器件可在微小尺寸内充分发挥功能，在ar/vr、hud等应用场景下展示出更大的优势；
36、(3)器件性能优异：反射层结构的设计使得器件发光效率可得到明显提升；量子点、纳米颗粒的引入和聚合物封装使器件具备更高的发光强度和环境稳定；光隔离结构的设计使光束方向性和均匀性好，光学串扰低，在各种应用场景下都能呈现出卓越的光学性能；
37、(4)应用领域广：该集成光电子器件不仅可以应用于照明、显示、通信等传统领域，而且在新兴领域如医疗成像、自动驾驶、虚拟现实等方面也有着巨大潜力。其灵活性和可定制性使其能够适应不同的应用需求。
1.一种集成结构，其特征在于：由下至上包括驱动电路基板、发光芯片和光学薄膜；所述光学薄膜包括基底、光学隔离层、至少一表面隔离层和至少两种量子点单元图案，所述至少两种量子点单元图案包括第一量子点单元图案和第二量子点单元图案，第一量子点单元图案设于基底上，且各第一量子点单元上设有第一透明光阻，第一表面隔离层覆盖第一量子点单元图案和基底；第二量子点单元图案设于第一表面隔离层上，且各第二量子点单元上设有第二透明光阻；光学隔离层设于相邻量子点单元之间；所述光学薄膜的量子点单元一侧朝向所述发光芯片设置。
2.根据权利要求1所述的集成结构，其特征在于：所述基底包括透明衬底和设于透明衬底任意一侧的光反射层，所述光反射层用于反射特定波段的光；还包括设于透明衬底背离所述量子点单元一侧的光学膜系，所述光学膜系包括抗反射层、减反射层、增透层、扩散层、增亮层、偏光层、补偿层、滤色层中的至少一种。
3.根据权利要求1所述的集成结构，其特征在于：所述表面隔离层包括氧化硅、氧化铝、氧化锌、氧化铪、氧化钛、氧化锑、氮化钛、氮化硅、氮化铝中的至少一种；厚度为10～1000nm。
4.根据权利要求1所述的集成结构，其特征在于：所述量子点单元图案的原料中添加有纳米颗粒，所述纳米颗粒包括贵金属和金属氧化物中的至少一种，特征尺寸25～500nm，添加量与量子点的质量比≤1。
5.根据权利要求1所述的集成结构，其特征在于：所述发光芯片是micro-led、mini-led、oled、qled或lcd，包括多个发光单元构成的阵列，所述多个发光单元构成的阵列通过所述量子点单元图案实现全彩化显示。
6.根据权利要求1所述的集成结构，其特征在于：所述驱动电路基板的驱动电路为无源驱动电路或有源驱动电路，所述有源驱动电路包括cmos驱动或tft驱动。
7.根据权利要求1所述的集成结构，其特征在于：还包括第三量子点单元图案和第二表面隔离层，所述第二表面隔离层覆盖所述第一表面隔离层和所述第二量子点单元图案的表面，所述第三量子点单元图案设于第二表面隔离层上，所述光学隔离层填充于相邻量子点单元之间。
8.一种权利要求1～7任一项所述的集成结构的制备方法，其特征在于，包括：
9.根据权利要求8所述的集成结构的制备方法，其特征在于：所述基底包括透明衬底，还包括于所述透明衬底任一表面形成光反射层并图案化所述光反射层的步骤；还包括于所述透明衬底背面所述量子点单元图案一侧形成光学膜系的步骤。
10.根据权利要求8所述的集成结构的制备方法，其特征在于：步骤1.3)和1.4)之间，还包括：
